作者duffrose (腻不药罐)
看板Electronics
标题[问题] verilog gate level netlist to cadence composer
时间Tue Nov 28 10:17:16 2006
我有一个verilog gate level netlist, 请问要如何在cadence composer里面看到接线，
就像在debussy里面看到(schematic view)的是一样的。
--
腻不药罐
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 220.130.173.174