作者deathcustom (Schreier是大師)
站內Electronics
標題Re: [問題] 大一邏輯設計的題目
時間Mon Nov 13 02:08:53 2006
1F：推 Zoomyoyo:大ㄧ就教 CMOS logic gate? 這不是大三選修才會碰到嗎... 11/12 23:29
2F：→ Zoomyoyo:大ㄧ沒上過電子學怎麼知道電晶體怎麼操作阿... 11/12 23:29
3F：推 SILee:是的PUN一定要用PMOS 不然會有Body Effect 11/12 23:29
4F：→ SILee:至於Body Effect是啥.....一言難盡 11/12 23:31
※ 編輯: killer9619 來自: 140.117.192.125 (11/13 00:02)
※ 編輯: killer9619 來自: 140.117.192.125 (11/13 00:03)
5F：推 killer9619:感謝解答 其實我們也沒有仔細教過CMOS 只有帶過 11/13 00:11
6F：→ killer9619:祇是自己在做題目覺得很奇怪而已~ 11/13 00:12
7F：推 pow:正解：因為NMOS沒辦法把S跟D都往上拉到跟G一樣的VDD 11/13 00:27
8F：→ pow:跟BODY EFFECT沒關係... 11/13 00:28
其實這就接近正解了
在一般的考量下
PMOS放下面只能把VO拉到|Vthp|
NMOS放上面只能把VO拉到VDD-|Vthn|
注意，這是說一般考量
當然你可以放久一點讓VO被PMOS往下拉到GND
被NMOS往上拉到VDD
這時候MOS進入"sub threshold region"
電流非常小(電流的表現視同PN JUNCTION)
所以要把OUTPUT拉到底要等滿久的Orz
9F：推 SILee:是嗎 囧" 小弟受教了 11/13 00:31
10F：→ SILee:<-----電子學沒學好 11/13 00:31
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.48.47