> 版本一： > ╴╴╴ Vdd > ︱ > ︱ > ︳—— > 。——︳———— M2 Bulk(Gnd) > ︳—→ > ︱ > ︱ > ︱ > ︳—— > 。——︳———— M1 Bulk(Gnd) > ︳—→ > ︱ > ︱ > ￣ ￣ Gnd > 感覺板上的高手是這個說法!! Layout時，M1的Source往下打Via與Bulk(Gnd)相接， > M2的Source接到M1的Drain，M2的Bulk即Gnd，所以，接到Gnd Pad的有：M1Bulk與Source > 、M2Bulk。我覺得這個版本就是電子學教的，Bulk(Body)只有一個，以NMOS來說，Bulk就 > 是接地，所以M2有基體效應。 > 但我有個問題是NMOS的Layout，感覺上每顆NMOS都有自己的Bulk呀，濫問題還是請幫 > 忙回答一下!!~ > 版本二：我的做法 > ╴╴╴ Vdd > ︱ > ︱ > ︳—— > 。——︳———︱ M2 Bulk與Source相接 > ︳—→–︱ > ︱ > ︱ > ︱ > ︳—— > 。——︳———︱ M1 Bulk與Source相接 > ︳—→–︱ > ︱ > ︱ > ￣ ￣ Gnd > 首先，聽同學說TSMC 0.18um RF製程，NMOS的Source與Bulk是可以相接的。Lauout時 > ，M1的Source(Metal 3)往下打Via到Bulk(Gnd)，M2的Source(Metal 3)去接M1的Drain同時 > 往下打Via到Bulk，所以!!!真正接到Gnd Pad的只有M1的Source和Bulk。M2孤立，自己 > Source與Bulk相接。 > 感覺上我這個版本好像每顆NMOS都有自己的Bulk，全部都是Bulk與Source相接， > 只有接地的NMOS才拉到Gnd Pad。但感覺上好像不像電子學教的那樣，到底發生什麼問 > 題了? > 結論到底是哪個對咧??還是都對呢?? 感謝大家的回答!!!! 首先看你模擬的時候是怎樣 版本一M2有bodyeffect 版本二M2沒有 你模擬的時候用版本一就畫一 用版本二就畫二 你的東西感覺上像一個buffer 建議你全部的body都接到GND 以免往後遭受latch-up的困擾(如果你有其他的PMOS) 不然你的NMOS及PMOS間要隔的夠遠 你的MOS應該用PDK的吧 不建議自己畫 這樣模擬的參數才會跟TSMC比較準 他已經把double guard ring, triple Nwell等等已經劃好了 而且contact via都已經打好了 純粹只要牽線 照著它上面給出來的的metal拉就好 稍微注意一下寄生電容等等的 metal能不跨就盡量不要跨 要跨的話也至少跳個兩三層 -- □ 本文章由 davidsu 從 163.30.165.94 發表