這個電路本來就是一個2-stages的"op"內部電路 第一級用差動對,第二級是gain stage 你把M8看成一個在triode region工作的電阻即可 他並不提供放大功能,這樣你就可以看成是這樣 M6Gate----/\/\/\-----||----M6Drain 若不接此電阻(M8)則C會形成正零點造成相位產生額外的落後 故利用電晶體實現這個電阻消除這個零點,或是將此零點移到s-plane左半平面 造成相位領先抵消第一級第二級可能造成的相位落後. 把這個電路想成一個op,第一級差動對是輸入級,第2級的drain即為輸出 |\ | \ Vin(+)--|+ \ | \--Vo | / Vin(-) --|- / | / |/ 所以應該把原po的圖想成"一個op"(即是我所謂的"內部") 而外部,就是我畫的這個op schematic根據使用者所接的"外部"回授網路 來決定op的使用方式(如:inverting/noninverting configuration) 原po所po的spice simulation example即是模擬此op的開迴路增益 也可以這麼想,所模擬的op增益是開迴路增益A(s),是circuit designer所必須考慮的 因為A(s)越大,"使用者所接的回授網路"更"精確"的決定閉迴路增益值 所以一般op在設計時最好能達到100dB 但由於CMOS的轉導能力並不如BJT,但最少也要要求到80dB --

※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 61.230.41.169