这个电路本来就是一个2-stages的"op"内部电路 第一级用差动对,第二级是gain stage 你把M8看成一个在triode region工作的电阻即可 他并不提供放大功能,这样你就可以看成是这样 M6Gate----/\/\/\-----||----M6Drain 若不接此电阻(M8)则C会形成正零点造成相位产生额外的落後 故利用电晶体实现这个电阻消除这个零点,或是将此零点移到s-plane左半平面 造成相位领先抵消第一级第二级可能造成的相位落後. 把这个电路想成一个op,第一级差动对是输入级,第2级的drain即为输出 |\ | \ Vin(+)--|+ \ | \--Vo | / Vin(-) --|- / | / |/ 所以应该把原po的图想成"一个op"(即是我所谓的"内部") 而外部,就是我画的这个op schematic根据使用者所接的"外部"回授网路 来决定op的使用方式(如:inverting/noninverting configuration) 原po所po的spice simulation example即是模拟此op的开回路增益 也可以这麽想,所模拟的op增益是开回路增益A(s),是circuit designer所必须考虑的 因为A(s)越大,"使用者所接的回授网路"更"精确"的决定闭回路增益值 所以一般op在设计时最好能达到100dB 但由於CMOS的转导能力并不如BJT,但最少也要要求到80dB --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 61.230.41.169