看板Electronics
標 題Re: [問題] VHDL 的浮點數 加法問題
發信站交大資科_BBS (Wed Jan 11 22:56:55 2006)
轉信站ptt!ctu-reader!Spring!ctu-peer!news.nctu!news.cis.nctu!cis_nctu
==> 在 [email protected] (kel) 的文章中提到:
> 請問 VHDL的浮點數加法 怎麼寫
> 浮點數 怎麼表示法 跟整數哪裡不同
> 例 1.5+2.75 怎麼算
一樣吧 只是點不不同
1.5 -> 0001_1000
只是你算完要自己記得點
還有有時要 TRUNCATE 應該說 考慮哪些可省去的資料
因為你可能只有 8bit
可能 reg_A 當算 100+ 50 是當一般使用
但是當 做 1.5+ 1.75 就必須shift 點
我的意思是 如果是 100 + 50 + ( 1.5+ 1.75 ) * N
如果完全表示 可能會要 12bit
8bit整數 還有 4bit 小數
但為省 register 有時會只使用 8bit
會使用 搬小數點方式
--
* Origin: ★ 交通大學資訊科學系 BBS ★ <bbs.cis.nctu.edu.tw: 140.113.23.3>
1F：推 tkhan:充其量這只是一般的加法.. 01/12 09:32
2F：推 kentelva: 量這只是一般的加法.. 01/12 15:38