看板Electronics
标 题Re: [问题] VHDL 的浮点数 加法问题
发信站交大资科_BBS (Wed Jan 11 22:56:55 2006)
转信站ptt!ctu-reader!Spring!ctu-peer!news.nctu!news.cis.nctu!cis_nctu
==> 在 [email protected] (kel) 的文章中提到:
> 请问 VHDL的浮点数加法 怎麽写
> 浮点数 怎麽表示法 跟整数哪里不同
> 例 1.5+2.75 怎麽算
一样吧 只是点不不同
1.5 -> 0001_1000
只是你算完要自己记得点
还有有时要 TRUNCATE 应该说 考虑哪些可省去的资料
因为你可能只有 8bit
可能 reg_A 当算 100+ 50 是当一般使用
但是当 做 1.5+ 1.75 就必须shift 点
我的意思是 如果是 100 + 50 + ( 1.5+ 1.75 ) * N
如果完全表示 可能会要 12bit
8bit整数 还有 4bit 小数
但为省 register 有时会只使用 8bit
会使用 搬小数点方式
--
* Origin: ★ 交通大学资讯科学系 BBS ★ <bbs.cis.nctu.edu.tw: 140.113.23.3>
1F：推 tkhan:充其量这只是一般的加法.. 01/12 09:32
2F：推 kentelva: 量这只是一般的加法.. 01/12 15:38