作者ric2k1 (Ric)
看板EE_DSnP
標題[公告] ref prog update
時間Tue Jan 17 02:19:09 2012
應該沒有什麼影響，簡單的說：
1. 之前如果 const 0 在 DFS list 裏頭 ref prog 不會拿它來 merge/fraig 別人，
以至於有些 gates 沒有被刪去。
造成比較值得注意的影響是 "const 0" 會出現在 "cirp -fec" 的 report 裡，
不過由於 deadline 在即，你如果沒有把 const 0 放入 FEC group 也沒有關係。
2. 新增了兩個 hidden command/option
CIRMiter <cir1> <cir2> // 等同於 cirread
==> 幫你把兩個電路直接接成 miter (i.e. PI 接一起，PO 接個 XOR)
如果這兩個電路是相等的 (如一份原始電路，一份被最佳化過的電路)，
cirfraig 之後所有 PO 應該都是 const 0.
CIRWrite [-Gate (gid)] [-Outfile (fileName)]
==> 多了 option 可以把 gate (gid) 的 fanin cone 寫出來 (到 aag 檔)。
debug 時挺好用的。
[01/16/2012] v1.3
* Ref prog: Wrong SAT result when “const 0” is presented in the DFS list.
==> need to create an extra SAT var for const 0 and add assumption for it.
* Ref prog: Add const 0 in cirp -fec report.
* Ref prog: hidden commands:
CIRMiter ==> create a miter circuit
CIRWrite [-Gate ] [-outfile ] ==> write out a fanin cone to an aag file.
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 114.36.61.155
1F：→ victoret:教授辛苦了！！！ 01/17 07:37
2F：→ victoret:所以（可能）需要修改的地方只有 1. 而已嗎？？？ 01/17 07:38
3F：→ victoret:Hidden command 我們應該不需要 handle...吧？ 01/17 07:38
4F：推 victoret:嗯看起來不在 FEC Groups 裡的貌似還是不會被 0 merge 掉 01/17 07:44
5F：→ victoret:可喜可賀... 01/17 07:44
6F：推 victoret:喔我錯了...會 merge 掉...糟糕...很糟糕... 01/17 07:51
7F：推 victoret:再推一次 cirmiter DEBUG 神物啊！！！ 01/17 08:37
8F：推 victoret:有幾個問題： 01/17 08:56
9F：→ victoret:1. ref 在 sim fra 之後...再 opt... CONST0 fanout 有東 01/17 08:56
10F：→ victoret:西...可是照理來說不應該會有...吧？ 01/17 08:57
11F：→ victoret:2. 教授是不是在 fra 裡有偷用 strash？？？ 01/17 08:57
12F：→ victoret:因為在 sim09 fra 完...後面赫然出現 Strash: （下略 01/17 08:58
13F：推 AlexCYW:我下載後用cirmiter 是illegal command耶 01/17 10:58
14F：→ ric2k1:hidden command 就是可以用 help 不到! 是給你們用的， 01/17 11:34
15F：→ ric2k1:你們不用去實現啦!! (本來不想講的，這樣你們也找不到 XD!! 01/17 11:34
16F：→ ric2k1:我後來決定在 fraig 完之後再 strash一下，反正strash很快 01/17 11:36
17F：→ ric2k1:但我沒有做 ciropt 01/17 11:36
18F：推 AlexCYW:但是不知道為什麼不能用耶 01/17 12:23
19F：→ AlexCYW:我是下載fraig-32 01/17 12:23