作者ric2k1 (Ric)
看板EE_DSnP
标题[公告] ref prog update
时间Tue Jan 17 02:19:09 2012
应该没有什麽影响，简单的说：
1. 之前如果 const 0 在 DFS list 里头 ref prog 不会拿它来 merge/fraig 别人，
以至於有些 gates 没有被删去。
造成比较值得注意的影响是 "const 0" 会出现在 "cirp -fec" 的 report 里，
不过由於 deadline 在即，你如果没有把 const 0 放入 FEC group 也没有关系。
2. 新增了两个 hidden command/option
CIRMiter <cir1> <cir2> // 等同於 cirread
==> 帮你把两个电路直接接成 miter (i.e. PI 接一起，PO 接个 XOR)
如果这两个电路是相等的 (如一份原始电路，一份被最佳化过的电路)，
cirfraig 之後所有 PO 应该都是 const 0.
CIRWrite [-Gate (gid)] [-Outfile (fileName)]
==> 多了 option 可以把 gate (gid) 的 fanin cone 写出来 (到 aag 档)。
debug 时挺好用的。
[01/16/2012] v1.3
* Ref prog: Wrong SAT result when “const 0” is presented in the DFS list.
==> need to create an extra SAT var for const 0 and add assumption for it.
* Ref prog: Add const 0 in cirp -fec report.
* Ref prog: hidden commands:
CIRMiter ==> create a miter circuit
CIRWrite [-Gate ] [-outfile ] ==> write out a fanin cone to an aag file.
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 114.36.61.155
1F：→ victoret:教授辛苦了！！！ 01/17 07:37
2F：→ victoret:所以（可能）需要修改的地方只有 1. 而已吗？？？ 01/17 07:38
3F：→ victoret:Hidden command 我们应该不需要 handle...吧？ 01/17 07:38
4F：推 victoret:嗯看起来不在 FEC Groups 里的貌似还是不会被 0 merge 掉 01/17 07:44
5F：→ victoret:可喜可贺... 01/17 07:44
6F：推 victoret:喔我错了...会 merge 掉...糟糕...很糟糕... 01/17 07:51
7F：推 victoret:再推一次 cirmiter DEBUG 神物啊！！！ 01/17 08:37
8F：推 victoret:有几个问题： 01/17 08:56
9F：→ victoret:1. ref 在 sim fra 之後...再 opt... CONST0 fanout 有东 01/17 08:56
10F：→ victoret:西...可是照理来说不应该会有...吧？ 01/17 08:57
11F：→ victoret:2. 教授是不是在 fra 里有偷用 strash？？？ 01/17 08:57
12F：→ victoret:因为在 sim09 fra 完...後面赫然出现 Strash: （下略 01/17 08:58
13F：推 AlexCYW:我下载後用cirmiter 是illegal command耶 01/17 10:58
14F：→ ric2k1:hidden command 就是可以用 help 不到! 是给你们用的， 01/17 11:34
15F：→ ric2k1:你们不用去实现啦!! (本来不想讲的，这样你们也找不到 XD!! 01/17 11:34
16F：→ ric2k1:我後来决定在 fraig 完之後再 strash一下，反正strash很快 01/17 11:36
17F：→ ric2k1:但我没有做 ciropt 01/17 11:36
18F：推 AlexCYW:但是不知道为什麽不能用耶 01/17 12:23
19F：→ AlexCYW:我是下载fraig-32 01/17 12:23