我在這裡公布Final Project評分上大家需要take care一下的地方 (Approved by Ric) 假設你(妳)已經寫到自己預想的地方...可以參考一下這篇做最後的修改 反之如果code都還不能run的...那我強烈建議先按一下左鍵 先提醒一件最重要的事 : 明天deadline之後, 我們會立刻公布submission failed, compile error等等名單 請check你自己是否在list上, 並儘速補交到我們信箱[email protected] 原則上我們希望能在禮拜三開始幫大家run final project, 並做grading 所以請大家配合 !!! 我就先從大方向開始講 : 1. 請大家務必在submission前通過selfcheck, 確定上傳版本自己下載後正常 (拜託, 不要讓助教們到project都還在幫大家改檔名...) 2. 我們測一律在64 bit machine測, 每個testcase會分別評分, 但每個case下的 commands 會占不同分數, 好比cirsim在test1和test2裡可能比重不同, 而 testcase 和以往作業一樣由簡單到困難 3. 我建議要做的command就要做到沒問題 (robusity對program來說很重要) 由前幾次作業可以知道只要testcase跑不完一定很低分 假設你很趕的寫好strash, 但沒有好好測導致會crash或timed-out, 有可能拿到比你strash整個沒做還低的分數 !!! (depends on left commands) 4. 我們會用cirprint和cirgate來判斷你們一些optimization或是simulation做對或錯 所以請務必將這兩個command做好 5. 對於output的format, 好比cirprint -netlist 我們都有預想一些地方你們可能和reference program output長得不一樣 (e.g. 大小寫, 空白和tab等等) 不過還是請儘量和reference program弄得像一點... 如果跑出來的output實在超過我們的想像, 只好請你(妳)來和我們討論一下 有些同學有問一些比較detail的測試, 我大致上提一下 1. 以circuit simplification類的command來說, 好比optimize, strash, ... 這些我們會以cirprint來看你們做對做錯, 至於debug message不會評分 2. 對於cirsim, 我們會去看cirgate你們印出來的simulation value是否正確 另外當有pattern file時我們會去比對FEC是否都正確的抓出 同樣的debug message是給你們自己看的, 不會用它來評分 3. 有些情形像cirsim -random + fraig, 可能每個人的結果都不盡相同 這部份會這樣評分 : 1. fraig後cirprint的電路一定要和fraig前電路functionally equivalent 2. 如果fraig後電路被fraig掉的node相較於ref program少得太多, 會當 fraig沒做 3. 如果fraig做太久, 也會當fraig做錯 4. 每個testcase會設一個time out, 基本上最難的testcase也只會有10分鐘 所以請balance一下cirsim -random和fraig的時間 (注意 : timed-out和crash是同一件事, 理論上10分鐘是超級長的time limit) 5. 理論上project我們不會故意去測一些command上的errorOptions, e.g. Missing "" 也不會故意去測這方面的robusity 最後請繳交上來的檔名取成 bxxxxxxxx_fraig.tgz, 當然untar後的資料夾必需是 bxxxxxxxx_fraig SelfCheck for Fraig Can be Downloaded from CEIBA. 想到再補...大家加油 !!! --

※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 220.133.245.49 ※ 編輯: chrisioriryo 來自: 220.133.245.49 (01/16 22:50) ※ 編輯: chrisioriryo 來自: 220.133.245.49 (01/17 00:20) ※ 編輯: chrisioriryo 來自: 220.133.245.49 (01/17 00:21)