作者kickpp (踢屁屁)
看板EE_DSnP
標題[問題] fileSim的sim13.aag & pattern.13
時間Sun Jan 8 04:52:25 2012
是這樣的...
我自己的程式跑fileSim()
在其餘的simXX.aag & pattern.XX
出來的FECpair數目都跟老師的ref prog.一樣
唯獨sim13.aag & pattern.13出現不同
ref做出來的 總共有5966個FECpairs
我的跑出來 總共有6083個FECpairs
定精會神檢查之後
發現在我的code裡
gate 32679是與!32682 32683 ...在同一個group裡
但老師的ref prog. report gate 32679卻沒有任何的FECs
於是我把32679與32682的39次simValue print出來看
看了老半天他們兩個都是完全互補的(希望我沒眼花)
後來我把PO(88410)的simValue拿出來看也跟ref最後的18bits一樣
(應該能證明電路模擬的值是對的吧...)
不知道這中間出了甚麼問題=___="
有人跟我遇到相同問題嗎???
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.252.206
1F：→ e124553423:32679? 32697? 我的跟老師數目一樣，有沒有全部一樣就 01/08 07:10
2F：→ e124553423:懶得看了 01/08 07:11
3F：→ e124553423:可能是處裡IFECgroup的部分有弄錯? 01/08 11:29
4F：→ kickpp:我把pattern.13最後18行刪掉讓它變成32的倍數就一樣了 01/08 11:41
5F：→ kickpp:合理懷疑老師在比較simValue時把不應該考慮的的bit也考慮進 01/08 11:42
6F：→ kickpp:去了... 01/08 11:42
7F：→ e124553423:我自己的FECgrp數目跟ref的一樣多欸 01/08 11:45
8F：→ e124553423:讀取input file本來就要支援行數不是32的整數倍吧 01/08 11:45
9F：→ kickpp:我的意思是說 在比較的時候譬如只有18個pattern 01/08 11:46
10F：→ kickpp:剩下那14個bit應該不能拿進去比較吧 01/08 11:47
11F：→ kickpp:拿這個例子來說 32679最後一組模擬值為 01/08 11:49
12F：→ kickpp:0000_0000_0000_0001_0101_0111_0011_0011 01/08 11:50
13F：→ kickpp:32682最後一組模擬值為 01/08 11:50
14F：→ kickpp:0000_0000_0000_0010_1010_1000_1100_1100 01/08 11:51
15F：→ kickpp:我用ref模擬1216筆資料時 32679還跟!32682在同一FECs裡 01/08 11:52
16F：→ e124553423:最後14bit不能進去比跟全部輸入0去比結果應該要一樣 01/08 11:52
17F：→ e124553423:如果真的是IFEC pair，輸入訊號全部是0也一樣要是IFEC 01/08 11:53
18F：→ kickpp:模擬1234資料卻把32679丟出FECs外 讓人感覺就是把前面14個 01/08 11:53
19F：→ kickpp:0拿進去比較了 所以才會說32679與!32682不同... 01/08 11:54
20F：→ kickpp:e大不然麻煩你試試看模擬前1216筆資料 最後18筆拿出來自己 01/08 11:56
21F：→ kickpp:人眼測試 看看32679跟32682是不是iFECpair 01/08 11:56
※ 編輯: kickpp 來自: 140.112.252.206 (01/08 12:00)
22F：→ e124553423:數字好多我不知道該怎麼做欸-.- 01/08 11:59
23F：→ kickpp:就...你先把pattern.13最後18行砍掉 然後cirg 32679看看 01/08 12:01
24F：→ kickpp:然後你在把pattern.13復原 重作sim cirg 32679 cirg 32682 01/08 12:02
25F：→ kickpp:然後比較這兩個gate的最後18筆模擬值 看看是不是仍為iFEC 01/08 12:03
※ 編輯: kickpp 來自: 140.112.252.206 (01/08 12:03)
26F：→ e124553423:做了最後18比，跟你打得一樣 01/08 12:04
27F：→ e124553423:我的認知是就算最後14碼input都是0 01/08 12:04
28F：→ e124553423:如果他們是IFEC pair 他們對於全0input也要是IFEC 01/08 12:05
29F：→ e124553423:所以後來14碼還是有差吧 01/08 12:05
30F：→ e124553423:不然你再加14行全0的input看看 01/08 12:08
31F：→ e124553423:或是加一行可能就看的出來了 01/08 12:08
32F：→ kickpp:聽起來似乎很有道理XDDDDD 01/08 12:09
33F：→ kickpp:我改了一下key 結果也跟ref prog.一樣了... 01/08 12:13
34F：→ kickpp:但是就實際上而言 我們並沒有輸進全為0的input 01/08 12:13
35F：→ kickpp:所以是不是不能夠做這個進一步化簡的動作比較合理呢? 01/08 12:14
36F：→ e124553423:進一步化簡反而麻煩吧XD，我們的目的是fraig，能多一組 01/08 12:18
37F：→ e124553423:數據來區分FEC pair何樂而不為呢 01/08 12:18
38F：推 ric2k1:當初 spec 的確是沒有想到要規定這點。沒錯，在我的 ref 裡 01/08 14:16
39F：→ ric2k1:不足 32-bit 的patterns 我是都補 0 啦! 不過這點是有點難 01/08 14:18
40F：→ ric2k1:規定，因為每個人的 simulation 方式並不相同，也許有人 01/08 14:19
41F：→ ric2k1:不是 32-bit parallel simulation 的。但是如果硬要規定, 01/08 14:20
42F：→ ric2k1:反而會讓 code 變得複雜 (要把多出的部分 mask 掉)，所以 01/08 14:21
43F：→ ric2k1:折衷的方案是我們測試時會讓 #patterns 是 32 的倍數， 01/08 14:21
44F：→ ric2k1:並且包含 all 0's 的 pattern, 這樣大家應該就會一樣了吧!? 01/08 14:22
45F：→ kickpp:我是parallel simulation不足也是補0但是SimKey會比到有效 01/08 14:26
46F：→ kickpp:位數而已.. 01/08 14:27
47F：→ kickpp:總之 如果老師規定那些不足的bit也要納入FECpair的考慮 01/08 14:28
48F：→ kickpp:反而我比較省事XDD 統一就好~~~ 01/08 14:28
49F：→ wmin0:原本也是多做mask的人推...囧 01/08 16:35
50F：→ e124553423:基本上parallel都是不mask比較方便吧-.- 01/08 17:04
51F：→ kickpp:不會啊 我用的方法bit位移過去再位移回來就好了 自動補零 01/08 17:18
52F：→ kickpp:pattern用size_t存-.- 01/08 17:19
53F：→ e124553423:不mask什麼都不用做啊XD 01/08 17:57
54F：→ kickpp:也是XDDD 01/08 17:59