作者ric2k1 (Ric)
看板EE_DSnP
標題Re: [問題] floating gate or floating node
時間Sun Dec 26 23:07:45 2010
感謝抓 spec 的 bug，而且你畫得圖都好精美(可愛) XD
的確 [6] 如果不印的話，會造成 netlist 印起來不連續的情況，
所以我想 spec 應該改成: (remember: floating gates 有四種)
前三種 floating gates 的 cases 不要印，
但第四種 (就是像 [6] 這種) 要印，像這樣:
[6] AIG 6 *13 5 // suppose 那個 floating node 被定義成 13.
// 我們加個 '*' 表示它是 floating.
現在來更新一下 spec...
: 依照spec的要求 : Floating gates should not be included in the DFS list
: 但是如果把以上狀況也當成floating gate ，要進行Depth-First Traversal的時候
: 就會沒辦法印出完整的電路
: 例如:
:
: ９
: │
: ◢８◣
: ┌┘ └──┐
: ︱ ︱
: ◢６◣ ◢７◣
: ∣ └┐ ∣ ∣
: floating │ ３ ４
: node ◢５◣
: ∣ ∣
: １ ２
:
: 以 fraig> cirprint –netlist 印出此電路 會得出:
: [0] PI 1
: [1] PI 2
: [2] AIG 5 1 2
: [3] PI 3
: [4] PI 4
: [5] AIG 7 3 4
: 到這就沒了
: 因為6是floating gate 不會被print出來
: 而8及9也沒有被print 因為6沒有執行setToGlobalRef()
: 如果硬要把8給print出來的話
: [6] AIG 8 6 7
: 因為6在之前沒被print
: 8看起來就像是個floating gate了..
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 114.36.54.107