作者ric2k1 (Ric)
看板EE_DSnP
标题Re: [问题] floating gate or floating node
时间Sun Dec 26 23:07:45 2010
感谢抓 spec 的 bug，而且你画得图都好精美(可爱) XD
的确 [6] 如果不印的话，会造成 netlist 印起来不连续的情况，
所以我想 spec 应该改成: (remember: floating gates 有四种)
前三种 floating gates 的 cases 不要印，
但第四种 (就是像 [6] 这种) 要印，像这样:
[6] AIG 6 *13 5 // suppose 那个 floating node 被定义成 13.
// 我们加个 '*' 表示它是 floating.
现在来更新一下 spec...
: 依照spec的要求 : Floating gates should not be included in the DFS list
: 但是如果把以上状况也当成floating gate ，要进行Depth-First Traversal的时候
: 就会没办法印出完整的电路
: 例如:
:
: ９
: │
: ◢８◣
: ┌┘ └──┐
: ︱ ︱
: ◢６◣ ◢７◣
: ∣ └┐ ∣ ∣
: floating │ ３ ４
: node ◢５◣
: ∣ ∣
: １ ２
:
: 以 fraig> cirprint –netlist 印出此电路 会得出:
: [0] PI 1
: [1] PI 2
: [2] AIG 5 1 2
: [3] PI 3
: [4] PI 4
: [5] AIG 7 3 4
: 到这就没了
: 因为6是floating gate 不会被print出来
: 而8及9也没有被print 因为6没有执行setToGlobalRef()
: 如果硬要把8给print出来的话
: [6] AIG 8 6 7
: 因为6在之前没被print
: 8看起来就像是个floating gate了..
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 114.36.54.107