※ 引述《herbert570 (エニシ 縁)》之銘言： : 呃....432好像也有問題.... : cirr ../testcases/C432.cir : cirsetv -d : cirb -a : cirp -po : cirsim -v 101000001001000111101000100101010101 : bsim 43 101000001001000111101000100101010101 : 我們可以從上丁面 cirp -po 的 list 中看出來， : 編號 43 的gate位於第一個位置。 : 從 cirsim -v 101000001001000111101000100101010101 : 得出來的結果是0(第一個位置的 output 是0) : 但是從 bsim 43 101000001001000111101000100101010101 : 得出來的結果卻是1.... : 這其中一定也有什麼誤會....>"< 先說明一下，spec 上有寫: Please note that the input and output pattern bits (from left to right) should be in the same order as in CirMgr::_piList and CirMgr::_poList, respectively. cirsim 的 pattern 應該是對應到 file input 的 order， 也就是說 cirsim 的結果不受 "cirsetv" 影響， 但是 "bsim" 的 pattern 是與 _supports[] 的 order 是一致的 (受 cirsetv 影響) 所以除非 "cirsetv -file"，否則 cirsim 與 bsim 的結果不一致是正常的... 所以這個結果沒有問題... 但是為什麼 C432 & C499 的 outputs 與 input patterns 的前幾個 bits 一樣呢? 待查... --

※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 61.224.41.206