※ 引述《herbert570 (エニシ 縁)》之铭言： : 呃....432好像也有问题.... : cirr ../testcases/C432.cir : cirsetv -d : cirb -a : cirp -po : cirsim -v 101000001001000111101000100101010101 : bsim 43 101000001001000111101000100101010101 : 我们可以从上丁面 cirp -po 的 list 中看出来， : 编号 43 的gate位於第一个位置。 : 从 cirsim -v 101000001001000111101000100101010101 : 得出来的结果是0(第一个位置的 output 是0) : 但是从 bsim 43 101000001001000111101000100101010101 : 得出来的结果却是1.... : 这其中一定也有什麽误会....>"< 先说明一下，spec 上有写: Please note that the input and output pattern bits (from left to right) should be in the same order as in CirMgr::_piList and CirMgr::_poList, respectively. cirsim 的 pattern 应该是对应到 file input 的 order， 也就是说 cirsim 的结果不受 "cirsetv" 影响， 但是 "bsim" 的 pattern 是与 _supports[] 的 order 是一致的 (受 cirsetv 影响) 所以除非 "cirsetv -file"，否则 cirsim 与 bsim 的结果不一致是正常的... 所以这个结果没有问题... 但是为什麽 C432 & C499 的 outputs 与 input patterns 的前几个 bits 一样呢? 待查... --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 61.224.41.206