作者FATCLOUD (A Cloud)
看板EE_DSnP
標題[問題] 要不要維持宣告順序
時間Fri May 29 17:51:17 2009
一般在宣告 gate 的時候
我這樣寫比較對
.cir circuit
.input A B C
.output W
and D A B
or E D C
inv W E
這樣寫的時候
每一次引用一個 gate name (and 引用 A B, or 引用 D C)
所有的 fanin 都已經在檔案前半部宣告過了
但是假如我把 and 和 or 交換
像這樣
.cir circuit
.input A B C
.output W
or E D C
and D A B
inv W E
在程式讀到 or E D C 的時候
能不能就自稱說 "我不知道 D 是甚麼東西, 你從來沒有講過"
然後終止程式呢?
還是說
先把所有的線路都接好以後
再看看有沒有接錯
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.4.234
1F：推 ric2k1:就如同講義說的, gate 的宣告順序不一定要照 netlist 上 05/29 21:50
2F：→ ric2k1:input/output 的順序哦! 用 C++ 寫得話, 請用 two-phase 05/29 21:51
3F：→ ric2k1:parsing, i.e. 第一遍讀檔先 construct gates 並建立 gates 05/29 21:52
4F：→ ric2k1:與 names 的關係, 第二次讀檔再建立 connections. 05/29 21:53
5F：→ ric2k1:testcases/basic/HW.cir 就是一個這樣的例子哦! 05/29 21:53