作者FATCLOUD (A Cloud)
看板EE_DSnP
标题[问题] 要不要维持宣告顺序
时间Fri May 29 17:51:17 2009
一般在宣告 gate 的时候
我这样写比较对
.cir circuit
.input A B C
.output W
and D A B
or E D C
inv W E
这样写的时候
每一次引用一个 gate name (and 引用 A B, or 引用 D C)
所有的 fanin 都已经在档案前半部宣告过了
但是假如我把 and 和 or 交换
像这样
.cir circuit
.input A B C
.output W
or E D C
and D A B
inv W E
在程式读到 or E D C 的时候
能不能就自称说 "我不知道 D 是甚麽东西, 你从来没有讲过"
然後终止程式呢?
还是说
先把所有的线路都接好以後
再看看有没有接错
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.112.4.234
1F：推 ric2k1:就如同讲义说的, gate 的宣告顺序不一定要照 netlist 上 05/29 21:50
2F：→ ric2k1:input/output 的顺序哦! 用 C++ 写得话, 请用 two-phase 05/29 21:51
3F：→ ric2k1:parsing, i.e. 第一遍读档先 construct gates 并建立 gates 05/29 21:52
4F：→ ric2k1:与 names 的关系, 第二次读档再建立 connections. 05/29 21:53
5F：→ ric2k1:testcases/basic/HW.cir 就是一个这样的例子哦! 05/29 21:53