此篇乃向友人蒐集而來，本人僅做代PO ※ 本文是否可提供臺大同學轉作其他非營利用途？（須保留原作者 ID） （是／否／其他條件）： 是 哪一學年度修課： 101-1 ψ 授課教師 (若為多人合授請寫開課教師，以方便收錄) 陳少傑 δ 課程大概內容 大致上涵蓋電腦軟硬體各方面的設計、介面。 1) Computer Abstraction, Technology, and Performance 2) Instructions: Language of the Computer 3) Arithmetic for Computers 4.1) The Processor 4.2) The Processor's Enhancement with Pipelining 5) Memory Hierarchy 6) Storage, Networks, and other I/O Topics 7) Multicores, Multiprocessors, and Clusters 期中範圍是(1)~(4.1) 期末範圍是(4.2)~(6) (7)有教，但不考 Ω 私心推薦指數(以五分計) 如果能夠自己把課本啃完，乖乖不翹課， 又能忍受臨時額外生出的作業：★★★★+0.5 正常人：★★ η 上課用書(影印講義或是指定教科書) Computer Organization & Design, The Hardware/Software Interface, 5/e, ARM edition, by David Patterson and John Hennessy μ 上課方式(投影片、團體討論、老師教學風格) 書商的投影片，加上一些五版之前版本的投影片輔助。 老師似乎很喜歡講些疑似笑話的題外話，而且樂此不疲， 因此常常偏離主題(如果有主題的話)。 最後時間不夠就草草趕完進度， ("同學，這段就有事弟子服其勞，回去自己念..."之類的) 使上課的效果不盡理想。 σ 評分方式(給分甜嗎？是紮實分？) 30% 作業(手寫勾選+SPIM+Project) 30% 期中考 40% 期末考 電機系的選修都會調分，全班19人有5個A+、3個A ，5個A-，應該算甜。 不過原本班上是有26人的，這又是另一個故事了(遠目 ρ 考題型式、作業方式 作業有六次勾選習題，一個spim的費波納契數計算(寫MIPS組合語言)， 和一個verilog Project：學生分組提出一個關於加法器的題目 並用verilog實現。關於Project又是一個故事了(暈)， 考試不考背誦，考大概念，多是課本中的例題或勾選習題延伸。 值得注意的是：為了報復缺席的同學，老師會在課堂上暗示一些 比較刁鑽的考試準備方向，所以考前請務必出席不要睡著XD ω 其它(是否注重出席率？如果為外系選修，需先有什麼基礎較好嗎？老師個性？ 加簽習慣？嚴禁遲到等…) 最好要有計算機概論與交換電路與邏輯設計的基礎，尤其是後者。 不需要擔心加簽的問題吧(炸 遲到似乎不是問題，但缺席鐵定是，因為老師很‧在‧意， 有時候一時興起還會當場點名，明明評分中沒有出席這一項... 為何出席率低呢？ 老師的標準上課模式就是： (1)開投影片→喇屁→失去目標→時間要到了草草收尾 (2)開投影片→上一上出現自己也無法解釋的bug →卡彈卡半天→提早下課(11:00下課) 提早下課就算了，還導致期末進度落後， 最後第七章淪為只教不考， 這或許是26人中有7人停修的原因... 話說他還很喜歡和我們炫耀"又有學生停修囉~" 頗ㄏ 此外，Project也是本門課"特色"之一 雖然開學就知道會有verilog作業， 但老師竟然到十二月才花一節課講完verilog 就要我們分組自訂計畫寫project 這種東西不該在期初就要有交代嗎!!! 綜合以上 還有老師的口頭禪"我昨晚備課備到三點，超辛苦的！" 令人不禁想自掛東南枝...喔不對，硬吞紅算盤(計結課本)。 Ψ 總結 總而言之，如果你很愛讀原文書、很愛在課堂上做自己的事、 很愛寫突如其來的Project、很不愛翹課、 擅長理解所謂"非結構性知識"和抽取其精華， 這門課一定是首選。 --

※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.112.24.134