作者spanky (NN踢出去)
看板CSSE
標題[心得] 最近用verilog
時間Wed Apr 13 00:05:57 2005
覺得跟寫一般C或C++感覺有點不一樣
一般而言寫程式似乎只要考慮到邏輯是不是合理
可是寫這種HDL似乎還得加上一些電路學的觀點
有時有些多餘但不影響判斷的邏輯在c上可以忽略
如果是在verilog時就完全會掛掉
總之 是想請教大家是否認為這些hdl可以很貼切的描述硬體設計
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.113.93.175
1F：推 Eventis:我個人覺得之所以有這樣的疑惑 61.62.49.43 04/13
2F：→ Eventis:是因為把verilog當一般程式語言來寫. 61.62.49.43 04/13
3F：→ Eventis:但是寫verilog時要時時刻刻把數位電路放在心上. 61.62.49.43 04/13
4F：→ Eventis:如果只是在電路能不能合成的level. 61.62.49.43 04/13
5F：→ Eventis:也用不到什麼電路學的概念. 61.62.49.43 04/13
6F：推 Eventis:至少我認為在verilog程式. 61.62.49.43 04/13
7F：→ Eventis:要考慮的該是"如何用硬體實現邏輯." 61.62.49.43 04/13
8F：推 Eventis:如果自己都不確定邏輯能否用硬體實現. 61.62.49.43 04/13
9F：→ Eventis:compiler能幫助你的地方,老實說很有限XD 61.62.49.43 04/13
10F：推 spanky:同意 我沒修過數電 所以寫起來真的有你說的困擾 140.113.93.175 04/13
11F：推 Eventis:基本的話,邏輯設計應該有不小的幫助. 61.62.49.43 04/13
12F：推 spanky:邏設我也沒修過..... 140.113.93.175 04/13
13F：推 Eventis:冏rz 61.62.49.43 04/13
14F：→ Eventis:如果只是有限狀態機的話,離散也會有啊@@ 61.62.49.43 04/13