※ 引述《raynorchen (狼子野心。)》之铭言： : 　　为一块CPU（工厂）提升处理能力，最重要的是什麽呢？解决这个问题有着很多的思 : 路，而NetBurst的思想很明确，那就是提升处理器流水线的级数，这个做法相当於是在工 : 厂里塞进大量的工人。从最初的Willamette，到末期的Prescott，Intel不断地增加CPU的 : 流水线级数，最终达到了惊人的31级,这比上一代的图拉丁PentiumⅢ已经多了3倍。 : 增加管线级数的好处是显而易见的，它使得CPU潜在的处理能力有着大幅提升，但也 : 有着很多缺点。我们再拿工厂做例子：如果Prescott是一条生产管线，这条生产线上有31 : 位工人，每个人都负责相对较轻的任务，例如第一个人打开盖子，第二个人拧上螺丝，第 : 三个人......生产线越长，每个人的工作就越简单。这样的设计对付大资料的任务非常有 : 效，但是对付小资料量的简单任务时，则有『杀鸡用牛刀』的味道。事实上，我们日常用 : 到的指令，多数都是简单指令，在处理这样的指令时，超长管线的设计会存在很大的延迟 : ，单周期处理的指令数有限，效率不高。为了改善这一状况，唯一的办法就是提高管线的 : 速度，减短处理的周期，这样做的直观的表现就是CPU的频率大幅提升。 pipeline 跟资料量大小有什麽关系? pipeline 最大的几个杀手, RaW, WaR, struct hazard 还有最大杀手 branch 跟资料大小通通没有关系. 现在 compiler 都会特别针对执行单元的平行处理量, 对各别指令 (特别是 logic/add, misc, load/store) 做调度, 以其这些指令在最後 dispath 到执行层面时 可以跑到最佳状态, 不过, 这还是跟资料量大小无关.. 第二个, 单周期能处理多少指令跟 pipeline 也一点 关系都没有, 难到一个要跑上 22 cycle 的 EMMS 会 因为 super-pipeline 就只需要 1-cycle? 这还只是举个很简单的例子而已. : 简单地总结一下，NetBurst的设计思想无非是三点：低效（相对）、高频、长管线， : 对於『通用型处理器』来讲，这样的设计可以在保持高性能的情况下兼顾各种情况下的运 : 用。单纯就思路来说是很容易说明的。但要将这个想法转化为现实，却是一件困难的事。 : 就当初的设计水准来讲，为NetBurst从纸面到成品的转变，Intel付出了长期而艰辛的努 : 力。起初，Intel对NetBurst抱有极大的信心。实际上，在今天受到众多用户追捧的Core : 2 Duo（以及它的前辈Pentium3、PentiumM）的P8、P6架构，在当时看来只是一种用来过 : 渡到NetBurst的东西,单纯从设计思想上分析，两种架构的优劣很容易看的出来。 结果讲了那麽多, 在 netbrust 下为了跑更高的时脉, 执行单元做了多大的改进或牺牲却只字不提. 这段的意思是说, 所有的 CPU 只要套上 super-pipeline 就像吃了洒尿牛丸一样, 可以更美丽, 考试都得一百分? pipeline 的设计没有那麽简单可以吗... ? : 　　在长久的等待後，2000年，Intel发布了第一代的Willamette核心的entium4，并大肆 : 宣传NetBurst的先进性。但是现实却给了Intel一个不小的打击，这种打击不仅来自于它 : 的对手AMD的K7，也来自於Intel自己。虽然Willamette核心的Pentium 4的频率已经达到 : 了1.7GHz，但是有测试表明，它的性能还不如上一代的PentiumⅢ（图拉丁） 。为了摆脱 : 在民用市场上两代CPU自相残杀的尴尬局面，Intel甚至将图拉丁PentiumⅢ『升格』为伺 : 服器用的『PentiumⅢ-S』，但是这一切的作为都无济於事。 初代的 Pentium4 是 800Mhz, 我手上还有样品. 第一个正式出货的 Pentium4 是 1.4Ghz, 也非 1.7 : 从今天看来，Willamette是NetBurst实践的初代产物，在设计上很不成熟。当初受到 : Duron频率首先突破1GHz的刺激，从Willamette开始追求更高的频率。受限於当时的180nm : 工艺及平台的限制，过小的L2以及还是不够高的频率，加上不成熟的Socket423介面，使 : 得Willamette饱受批评。　　 这段更神奇了, Willamette 出现的时代 AMD 还停留在 卡夹式 Athlon 而且还是 0.25um 的制品, AMD 到转进 0.18um 才有代号为 thunderbird 与 spitfire 的产品 出现, 而 spitfire 正是 Duron. Duron 一直到它的第二代产品 Morgen 才推进 1Ghz, 等到 Morgen 出现, Willamette 已经是它一年甚至两 年前的产物. 受 Duron 刺激.... ? 原作者未免太看不起 intel 了.. : 这里要向大家解释一下L2对於Pentium 4的重要性，经常看到有人拿Athlon 64与Pentium : 4的L1、L2直接进行比较。实际上，因为Athlon 64集成MC（记忆体控制器），拿两者直接 : 对比毫无意义。Pentium 4采用较小的L1，并引入了一级追踪快取来代替一级资料快取， : 如果以镖来比喻L1，那麽L2便是靶子，大的L2可以大幅提高资料的命中率。 这是全段最精彩的地方, "引入了一级追踪快取来代替一级资料快取" ? 第一个, 请问有那一个 CPU instruction cache 可以取代 data-cache 的? 第二个, trace-cache 是为了取代 data-cache? 第三个, 原来 L1 越小 L2 命中率就可以越大? 这啥比喻? 那这样大家心酸做那麽大 L1 干麻? 全部拿掉变 0 命中率 不就变无限大? : 　　Intel并没有因为起初的不顺而放慢脚步，在接近两年的研究後，於2002年1月推出了 : 新的NorthWood（北木）核心，『北木』被认为是Pentium4系列里最成功的一个架构。 : 　随着新的130nm工艺引入、前端汇流排的飙升、HT超执行绪技术、以及双通道DDR记忆体 : 的出现，这都帮助Intel在北木时代开始铸造经典的Pentium 4形象。事实上就性能来说， : 北木已战胜了K7-巴顿。如果不是市面上大量出现了廉价巴顿2500+，也许AMD的历史就该 : 重写了。 FSB800 的 northwood 如果再打不赢 barton 那真的该自杀了. : 　　事实上在管线的设计上，北木与威廉几乎完全一致。但是性能上却差距很大。这也从 : 侧面证明了管线的长短与处理器性能不直接挂勾，如果有合适的环境，NetBurst将有更大 : 的发挥空间。威廉与北木『两代』架构充分的论证了NetBurst的可行性，也大大增加了 : Intel继续研发NetBurst的信心。在两年後，2004年2月，末代Prcscott核心Pentium 4问 : 世。这同样是一个经典的架构，但恐怕也将是历史上受争议的架构之一。 架构来架构去, northwood 叫一个架构 prescott 叫 一个架构, 那 netbrust 算什麽? architecture 这个字是这样用的? : 　　Prcscott采用了90nm制程，31级管线的设计，集成了更多的电晶体，频率也飙升至 : 3.8GHz。自发布以来使用至今，并根据介面、制程、单双核的区别衍生出了Smithfield、 : Presler、Cedar Mill等几个架构。其中65nm的Presler、Cedar Mill，将是NetBurst最後 : 的版本。 : 　　因为有了北木成功的经验，人们对Prescott抱有很高的期望。但是P4 E系列的表现却 : 令人大跌眼镜。虽然有更大的L1、L2快取、更先进的90nm工艺、塞进了更多的电晶体、采 : 用了更长的管线，但同频率下的P4E系列与P4C系列比起来，性能提升十分有限，甚至有一 : 定退步。 : 　　与性能有限的提升比起来，由於集成了更多的电晶体并运行在更高的频率，Prescott : 的发热以及功耗却有不小的提升。而在同一时间，AMD推出了新的K8架构——新的Athlon : 64，事实求事的讲，在民用领域，Prescott系的Pentium 4与K8架构的Athlon 64相比，它 : 的应用并不成功。关於Prescott Pentium 4与K8 Athlon 64的优劣，牵扯到了太多方面的 : 原因，不是只拿NetBurst就能讲的清楚的。Pentium 4後期的不成功，其实不应将责任全 : 部推给NetBurst。基於NetBurst微架构的所有CPU将於2007年底全部停产，Intel也基本不 结果对於 netbrust 为什麽 phase-out 的理由还是只字未提. : 再继续对其进行开发。屈指算来，从2000年威廉的发布到07年底的停产，它陪伴我们将有 : 7年的时间。这7年，NetBurst为我们带来了太多宝贵经验与教训，值得我们反思。这里将 : 以Prescott为基础进行一些讨论，其中一些内容其实无关於NetBurst，但也是Pentium 4 : 系列发展中遇到的问题。 他提到问题了吗? : 　　经常看到这样的说法：『Pentium 4高频长管线设计，使得它的效率下降，发热和功 : 耗上升，资料命中率下降，错误率提高。造成的管线清空带来的效能损失巨大。』 : 其实只要对CPU的运算原理有所了解，就该知道把风马牛不相及的几个要素拼凑在一 : 起的这个说法是多麽的荒唐了。 是啊, 从以上文章看来不但是风牛马不相及, 而且还是荒唐. : 　　作为一款通用型处理器，无论它架构如何，它的最终目的都是为了运行各种不同的软 : 体。而任务的处理就不得不提到他所处的环境与条件，要讨论这个，不得不先从我们的系 : 统环境说起。 : 　　如果说我们现在绝大多数人所使用的X86系统、指令集是一个很是落後的古老产物， : 是上个世纪才用的东西，应该会有很多人难以接受。但事实就是如此。X86原则上是逐周 : 期，逐指令进行操作，一个周期执行一条指令。可我们的需求不止是每周期一个指令，为 : 此，单指令多资料流程——SIMD诞生了。现在我们日常用的民用级CPU一般每个周期能够 : 执行3～4条指令，这对於民用级的产品来说已经够用了。SIMD其实不难理解，例如SSE2、 : SSE3、3D NOW！这些都属於SIMD。 因为是 x86 所以是逐次执行指令? 这笑话真的很冷. 什麽叫 super-scale 我想原作者大概从来都没有看过, 更不要说文中还提到一些 CPU 有多个执行单元是用来 做什麽用的. 如果我说 VAX 跟 PDP-II 它不是 x86 但也是这种执 行指令模式, 是不是也要拿出来批? 如果我说 MIPS 家族, SPARC 家族跟 ARM/Power 家族 也是这种指令执行模式, 是不是也要拿出来批? 除了 x86 以外都是 vector processor? 别闹了. 第二个, 就算 x86 SIMD 好了, 从 3Dnow!, 3Dnow plus, MMX, SSE, SSE2, SSE3, SSSE3 这些也鲜少有只需要 一个执行周期的指令 (大多是 2 起跳), : 在我们的日常运算里，用的最多的无非是两种：整数运算与浮点运算。最早时的CPU其实 : 几乎不具备浮点运算能力，但Pentium MMX改变了这个现状，在加入了一个名为MMX的SIMD : 指令集後，CPU开始具备了初级的浮点运算能力，其实上面提到的几个指令集，都与浮点 : 运算有关。 PentiumMMX 的 MMX 可以算浮点喔? 给你拍拍脚.. : 　　至於整数与浮点的具体作用，举几个简单的例子，整数运算应用比较多的地方，例如 : 科学计算，浮点运算应用的比较多的地方，例如视讯处理，游戏等。在这里再提一下X87 : —整数浮点转换指令。这是个让Pentium 4刻骨铭心的名字。 ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~ 这啥? 整数对浮点硬体转换要到 SSE3 才有, 这样就叫 对 Pentium4 刻骨铭心? 如果原作发现 3Dnow! plus 里面有这指令, 而且 连 op code 都一模一样时不知道做何表情.. : 以具体的型号来做下对比，Prescott Pentium 4与K8 Athlon 64的性能。就单核的同 : 级产品来讲，Pentium 4与Athlon 64的表现有着很大差异。如果是专业设计，3DMAX或者是 : 播放高画质HDTV之类的应用，Pentium 4要领先对手一大截，而如果是游戏，Athlon64的表 : 现却可以让Pentium 4很郁闷。 : 见到有人拿『长管线高频率在大资料量，多工下有优势，而游戏讲究效率。』解释。 : 可是仔细想想，3DMAX可以轻载，而要调动到大资料量大高要求的游戏也不少，似乎这样 : 的解释是毫无道理的。 他终於知道他解释这些毫无道理可言了.. : 　　业界内有一个大的趋势，那就是加强整数运算，弱化浮点运算。Pentium4的设计实际 : 上遵从了这个趋势，强化X86，弱化X87。但游戏来讲，对浮点运算依旧有着较高的需求。 : 　　仔细看一下Pentium 4与Athlon 64的设计，Pentium 4拥有3个整数单元（其中有两个 : 双倍速的快速执行引擎，等效於4个，近日的G80也采用了类似的技术。）2个浮点单元， : 串列的管线设计。Athlon 64拥有3个整数单元，3个浮点单元，3发并行的管线设计。就 : SIMD来说，Intel强调整数运算性能，但也推出了如SSE2、SSE3这样的多媒体指令集（这 : 两个指令集并非是单纯的浮点指令集，而是包含了整数与浮点）。而Athlon 64强化了X87 : 性能，加强浮点运算能力（也许有人想提3D NOW！实际上这已经是很老的东西了，在现在 : 的应用里作用有限）。 我不知道他是在叶界还是在夜界啦, x86 的发展趋势 最好是强化整点弱化浮点! 如果是这样大家做 SIMD 指令干什麽? 而且 SSE 能做 DIVPD MMX 到现在没有 对应的指令是为什麽? Pentium P54C 从一开始就有对 FPU 做管线化, 领先 对手两年快三年, intel 无聊吗? P6 micro-arch 一开始就针对高频运作化浮点去开发, 否则 Pentium2/3/M, conroe 族可以跑到这麽高频？ 第二个, Netbrust 整数跟浮点是两组执行单元, 但 两个有分, 简单的是两个, 繁复指令还是一个, 而且 在 northwood 还是浮点与整点共用, 到 prescott 时才独立成两个, (请思考为什麽这麽有设计能力的 intel 要这麽做? 为了省钱吗? 绝对不是), 浮点也 是两个, 一个简单跟 load/store, 一个 mul/div, K7 讲是讲三组, 但它是三组 ALU (AGU), 三组被拆 成三部份的 FPU. 浮点不重要? 那 netbrust 干麻到 prescott 时拆成 两组完全独立的 fmisc? 嫌 die size 太小? : 　　从上面的比较中就可以看出造成两者性能差异的原因了，这似乎与超长管线没有什麽 : 关系。Intel曾推出SSE2、SSE3指令集以求加强游戏性能，但结果却很不成功。 : 既然谈到了软体，就不得不谈『软体优化』。再搬出工厂做比喻，一般为工厂做优化 : 都会考虑什麽呢？工厂有几个门，每个门多大，用什麽运输，生产线怎麽运行，每运行一 : 次周期有多长，有多少工人，哪个工人拧螺丝快，哪个工人擦玻璃快......。 : 要为CPU优化是件复杂的任务。CPU架构也直接影响了对它的优化设计，但超长的管线 : 不一定会增加优化的难度。从本人的认识看来，Prescott的架构十分烦琐复杂，甚至於有 : 些怪异到难以理解，例如第11级与12级管线间上行可以达到256bit，而下行就只有8bit : 。这样的设计无疑为厂家为其优化增加了难度，降低了软体商的热情。这就是为什麽很多 : 对Pentium 4与Athlon 64都有深入优化的软体（包括游戏），P4的性能都不会输给对方。 : 但是毕竟这麽做的厂家并不多，Prcscott的不成功，软体是一个很重要的原因。 那一个可以上达 256bit? 到 SSE3 也是一次只能算 64bit float, load/store 也是一样, stuffing 也是加载而已, 也不到 256bit. 而且这段是讲 load-balanced, 这是硬体层面, 特别 是做指令排程还有 memory controller 协调时的重要 工作, 跟软体有什麽关系? 除非你 CPU 都不用 cache 或 cache 是 "one byte associability slot" 的话那我没意见. : 　　在X86继任者的问题上，Intel选择了IA64，而微软选择了X64。当初Intel宣称威廉是 : 末代X86 CPU，显然没有预料到今日的X86-64，IA32（EM64T）。虽然至今我们都没有从『 : 伪64bits』技术中获得多少实质上的性能。 微软选择 x64? 那 IA64 平台的 windows 跟 office 都是假的? (我承认是开发心酸的没错..) 如果从头到尾每个指令都可以 float 64bit access 这样叫 "假的" 64bit 的话, 那 64bit MIPS, Alpha, Sparc64 也 通通都是假的, 还是只有 intel 的 64 才叫 64? 这话代表作者对 intel 以外平台有非常大的岐视与成见. : 末期的Pentium 4的发热与功耗令人诟病，有很多人将它直接与长管线的设计挂勾，认 : 为长管线是导致高热高能的原因。其实不然，发热，功耗与管线设计没有任何直接关系。 : 真正决定功耗和发热的主要是三个物理要素：集成的电晶体规模、晶体频率、制程工艺 : （电压）。其实要说明这个很简单，只要拿同制程，同频率、集成电晶体数目相近的 : Athlon 64与Pentium 4比较一下就可以很容易看的出来。在早期的威廉和北木核心时， : Pentium 4的发热功耗其实都处於一个合理的范围里，长管线的设计，只是提供了一个大 : 的频率的伸缩空间而已。 一个是用 SOI 一个是用 strain silicon, 最好是一样.. : 　　这边再次重提常见的『超长管线资料清空带来的性能损失大幅降低Pentium 4性能 : 』的说法。的确，这样的设计带来较高的延迟，每当错误发生清空管线带来的损失也比 : 较大，但是是否是因为这个原因造成了CPU的性能下降？这个问题就有待商榷。 : 　　其实从NetBurst设计初始，Intel就考虑到了这个问题，并且采用了多种设计去降低 : 它所带来的影响。如乱序推测执行、高动态执行、缩短任务要求指令、采用追踪快取等。 : 其实有很多都并非是NetBurst独有的。这里只简单的讲一下一级追踪快取。通常来说，一 : 级快取包括一级资料快取与一级指令快取。其中指令快取负责及时解码的工作。一级追踪 ~~~~~~~~~~~~~~~~~~~~~~~~~~ : 快取除了充当了指令快取解码的工作外，还可以储存解码後的微指令（μOps）。这样可 : 以减少重复运算，减轻CPU在高负荷时的解码压力。事实上，μOps的运用，并没有达到In : tel当初预想的程度。 他家的 instruction cache 都会解码? 那我拿饭岛爱给他解会不会变成小野丽莎? 真厉害耶, trace cache 把 decoder 绑上去只是 它一个实作手段而已, 此举也只是为了要减少 decoder 的数量, 让 decode 的工作能独立进行, (因为 decoder 是 x86 中的巨大时脉杀手) "这样可以减少重复运算，减轻CPU在高负荷时的 解码压力。" 这更神奇了, decode 动作是 CPU 在跑? Core Arch. 才开始有的 FUSION 原来这代就有了? : 　　实际上，Pentium 4清空管线的损失率并不高於Athlon 64。 : 虽然每个周期的损失Pentium 4较大，但是因为Pentium 4的周期短（频率高），所以 : 在同一段时间内，两者的损失差距很小。 : 其实要推翻这个说法很简单，Prescott比NorthWood管线长了10级， : 岂不是损失率要比NorthWood高很多？ : 事实上，同频率的Pentium 4C与Pentium 4E的损失率基本是相等的。 : 　　伴随着Pentium 4的发展，从NorthWood开始出现了『超执行序』技术（Hyper-Threadi : ng）。单纯从技术上来说，这虽然算不上革命，但也能算的上是大幅度的革新。不过它的 : 出现纯属无奈，Pentium 4使用时往往有大量的闲置资源，效率不高。为了解决这个问题 : ，Intel为Pentium 4添加了一段逻辑电路，使他可以类比出另一个独 : 立的核心来。虽然距离真正的双核心差距比较远，但是这种设计思路确实值得称赞。就它 : 的应用来看，在软体的配合下，打开HT後CPU性能往往有30%提升。但是在民用软体里很少 : 有能用的到它的地方。此外有时打开HT反而性能会下降（这与追踪快取不够大有关）。具 : 体的内容，在这里就不多做介绍了。 避重就轻, 不过有写到重点, 不错. : 　　NetBurst已经渐渐离我们远去，在相当长的一段时间内，我们将无法在桌面级民用市 : 场看到类似的产品。尽管NetBurst末期的产品算不上成功，但是这并不妨碍他的设计思想 : 即使在今日也称的上先进。CPU是一个多元的世界，硬体，软体，市场，每个因素都不能 : 忽略。我们将怀念NetBurst的成功与教训，一起开拓明日的世界。 要转对岸的文章.... 请找以前 GZeasy 那几个主编写的, 那几个写的都很深入, 也不会避重就轻的乱写.. 下次转文以前烦请搞清楚里面在写些什麽, 你转文立意是好的, 但转到一篇劣文会把你的好意全部抹霎的乾乾净净. -- 　　多少年以来，我一直想写一本书，叫[丑陋的中国人]。我记得美国有 一本「丑陋的美国人」，写出来之後，美国国务院拿来做为他们行动的参 考。日本人也写了一本[丑陋的日本人]，作者是驻阿根廷的大使，他阁下 却被撤职，这大概就是东方和西方的不同....在台北，听我讲演的人，一 听说要讲这个题目。就立刻不请我了。 -- 柏杨 --

※ 发信站: 批踢踢实业坊(ptt.cc) ※ 编辑: dolphinus 来自: 220.132.88.73 (06/19 13:41)