先说结论 建议你离开这家公司 但不是现在 任何工作都一样 先不管难不难 没人带就是要摸很久 你自己也承认 有资深的人带是最快最有效率的 因为你没人带 所以才想说靠书 来快速进入状况 但是 这世上不会有哪本书 可以像教科书一样 系统化带你进入系统厂RF的实战 一页一页读下去 就可以进入状况 完成案子 因为这种书肯定只有系统厂RD才写得出来 但是没有RD会闲到去写书 实作跟书 是一个Loop 如下 : 实作 => 书 ↑<=====↓ 因为我说过了 这世上没有那种 『无痛成为系统厂RF』 『系统厂RF快速上手』 的书籍 直接做中学是最快的 所以一定是从实作切入 靠目前市面上RF的书籍 就像你列的 Pozar,Lee,Ludwig,Razavi 那个都没啥成效 因为你不知道该看那些部分 数学太多 理论太深 举个例 新人一定是调Matching 这些书谈到Matching 一定都是啥共轭匹配 Stub之类的 但我保证你看半天还是不会调 那个是给RFIC Design看的 系统厂用不到这麽高深 但是若有个人来带 先量原始阻抗 搭配Smith Chart软体 决定说是要落地电容? 还是落地电感? 值要多少? 最後再微调 最多两个礼拜你就会了 再讲个例子 每本书都会谈到Cascade Noise Figure的公式 你光看书 也不知道这跟实务有啥关联 但你若有实作 仔细看Placement你会发现 如果有外挂LNA 一定是靠天线摆放 为啥? 看书之後你就知道 第一级的Noise Figure 对於灵敏度影响最大 LNA输入端的Loss 就是第一级的Noise Figure 离天线越近 走线越短 Loss越小 整体Rx的Cascade Noise Figure才能压到最低 灵敏度才能有最大提升 所以这样你就知道 那些书要搭配实作来看 才有感觉 但新人没经验怎麽实作? 所以才需要有人带 你目前公司 无法让你形成这样的Loop 所以不宜久待 但不是现在离开的原因是 看了一下 #1EFjOAlv 这篇2011年的文章 你之前是做天线的 表示你之前有5年天线的经验 讲白一点 这是你的包袱 你现在去外面应徵 就算你投RF 10家有8家会要你作天线 因为你作天线 那就是5年资历的天线工程师 讲起天线侃侃而谈 但你作RF 那就是0年资历的RF新人 讲起RF不知所云 要找RF新人 人家找刚毕业的替代役不是更省事? 所以你现在去找 也是不好找 光是稳定性这点 就被人资打枪了 因此你的时间点 要定明年过年後 也就是大概今年12月就开始去找 所以你现在开始要做的事 就是淡化你的天线包袱 加强你的RF功力 至少到时讲起RF 不能不知所云 否则12月底去面试 人家还是会以5年资历天线工程师来看待你 ================================================================= OK!! 切入主题 那你这7个月 要怎样实作搭配书籍 加强RF功力? 分四个层面来探讨: 1. 电路架构 把你目前电路图 搭配书籍跟Data sheet或Application Note来看 注意!! 你要时时自己问问题 例如Tx路径 收发器一出来 一定是接PA 『why?』 答案是这样你天线端的发射功率才会足够 书上会介绍一个名词 叫动态范围 意思是你一个元件 输入讯号强度 不是无限小 也不是无限大 而是有个范围 那你就想 所以我收发器出来的Power 有在这颗PA的输入范围内吗? 如果太小 PA驱动不了 如果太大 那就饱和了 然後你查一下收发器跟PA的Data sheet 确实有在这范围内 这同时也训练你Link Budget的计算 这样你就知道 人家会啥这样兜 日後你要换PA时 就知道 如果你找了一颗 收发器出来的Power 大於其输入范围的PA 那你PA输入端 肯定要再加衰减器 不然收发器一出来 会把PA灌到饱和 PA後面 如果是FDD 会多加Duplexer 如果是TDD 就不会加 『why?』 答案是FDD的Tx跟Rx会同时运作 会有Tx Leakage的问题 所以要靠Duplexer 来加强其隔离 其他部分也是用这手法去了解 书上没讲的 你就Google 网上文件一堆 2. Placement跟Layout 这部分你要多看人家的作品 跟其他部门同事要电路图跟Layout来看 要多一点 也跟收发器厂商要来看 好比你说 layout上路径要隔多开干扰才算小? 隔太近会有干扰 隔太远又会占太多空间 那你直接看人家的Layout 量一下间距就知道啦 看是一倍线宽? 还是两倍线宽? 以後你就照着做 或是crystal电路 离IC太远 其Trace会很长 会改变Cload 产生频偏 而且Trace太长 Loss太大 有可能crystal无法驱动 离IC太近 可能会因为IC产生的热 以至於产生频偏 那到底是要摆多远? 一样啊 看人家公版怎麽摆 量一下就知道了 以後你就照着做 Placement跟Layout这种东西 是非常实务 完全不会有教科书 跟电路不一样 所以你要看厂商提供的Layout Guide跟Application Note 网路上也有一些这方面资料 还有就是 去百度文库注册 上面也有很多这方面资料 多半是MTK平台的Layout Guide Layout Guide你看个10份 肯定会有一些重覆的地方 那些重覆的地方就是重点了 表示是General Rule General Rule就是不管你做啥产品 用啥平台 都要遵守的 好比RX若走差分信号 每份Layout Guide都会叫你要等长等间距 Placement也是 你看多也是会发现General Rule 就像我前述提到的 额外LNA一定是靠天线放 每份Placement一定都是这样放 把这些General Rule 搭配你手头上的Board File来看 这样你大概就能了解 Layout跟Placement要注意事项 3. Key Component 这你找FAE来是最快的 假设挑PA 找三家厂商来 假设ABC三家厂家 每家都会说 他们家PA那些特性 多好多好 这样你就知道 PA挑选要看那些指标? 不外乎效率啦 Harmonics啦 ACLR EVM P1dB......等等这类 然後 自己把三家厂商PA的这些指标 整理一个表去作比较 假设A厂家的性能最好 那你就把这表 寄给B跟C厂家 说为啥你们的性能 没有A来的好? B跟C厂家 当然会提出反驳意见 说你可以调试哪边 去优化性能 好比Bias电阻啦 Load-pull啦 这样你就知道 如果要优化PA性能 该怎麽调? 其他元件也是一样手法 然後Data sheet上的一些参数 要了解其中含意 例如PA或LNA 都会写IIP3 这是啥? 如果是Transceiver 就更复杂 会有LO Leakage Phase Noise 尽可能去搞懂 不管是看书还是Google 4. Debug 这个是最考验功力的 不要说你理论多强 经验多丰富 Bug没解掉 对长官来说 都是多余的 而且debug多半是急诊 时间压力很大 绝没有时间让你慢慢想 而debug功力的养成 全跟上述有关 电路架构没弄好 挑元件没挑好 Placement / Layout没弄好 通通都会产生Bug 所以这部分 算是以上三点的集大成 重点来了 新人又没经验 要怎麽累积debug功力? 有个方式 叫逆推法 啥意思? 举个例 通常PA输入端跟输出端 都会加DC Block 除非内建 那你反过来想 不加DC Block会怎样?? 你把串联电容取掉 改成0欧姆电阻 然後去看性能 例如EVM 有变差吧 这样你就知道 喔~~原来如果DC灌进去PA输入端 EVM会变差 或是PA电源端 多半会加uF等级的大电容 那你反过来想 不加会怎样?? 就直接拔掉 看性能 例如ACLR 有变差吧 这样你就知道 喔~~原来如果PA电源稳压不好 ACLR会变差 你有没发现! 你这样不是等於解了两个Bug吗? 你有没发现! 你这样不是等於解了两个Bug吗? 你有没发现! 你这样不是等於解了两个Bug吗? (因为很重要 所以说三次) 以後人家问你有没解过ACLR跟EVM 你就说有 老人解Bug之所以快 是因为他们经验丰富 脑中有强大的DataBase 但新人经验不足 靠工作经验累积DataBase 你一定输 自己的Database自己建 就靠逆推法 就像以前联考前 都会举办模拟考一样 你就没有真枪实弹上战场经验嘛 只好靠作战演习了 我刚说了 debug是电路/Placement/Layout/Key Component的集大成 任何一个环节出错 就会有Bug 今天之所以没有Bug 风平浪静 那是因为人家早在设计初期 把所有预知可能会发生的Bug 都先做过处理了 你看起来很习以为常 司空见惯的设计 背後都是有其道理的 就像0这个数字 你可能觉得没啥 但其实它是由 (-1)+(-2)+(-3)+(-4)+(-5)+1+2+3+4+5 = 0 而得到的 负数是bug 正数是Solution 是导入了5个Solution 解决5个Bug 最後才变0 风平浪静 所以若以bug的角度思考 一个风平浪静的设计 你可以想像成 它是导入了无数个Solution 去解决那无数个Bug 最後才风平浪静 所以简单讲 假设今天你能找出100个正数跟负数 以及其背後原理 那你就等同解了100 个bug 所以你要常问一个问题 『不然会怎样?』 这样你才能做逆推法练习 否则的话 你会很容易因为太司空见惯 被制式思考绑住 就像看到0一样 会只觉得就是0啊 而找不出背後的正数跟负数 这样你Database就建不起来 举个例 刚说了FDD因为Tx跟Rx同时运作 所以会有Tx Leakage 如果双工器Isolation不好 那麽Tx打大功率时 Rx的灵敏度会变差 也就是Tx Desense 好!! 假设你在Shielding Room测某个LTE-TDD的灵敏度时 发现如果我TX打最大功率 灵敏度会时好时坏 请问你怎麽解?? 因为在Shielding Room 所以初步排除了环境干扰 如果你平常没作逆推法的练习 你这题会解很久 因为你绝对不会把Tx Leakage跟TDD联想在一起 太习以为常了 但是这种TDD的PA 以及LNA的Data sheet 会有所谓的Timing Diagram 图示告诉你 PA Enable的时间 跟LNA Enable的时间 如果你平常有作逆推法练习 『不遵照Timing Diagram会怎样?』 那麽这题你就可以解出来 答案是PA跟LNA 会有一段时间 是重叠的 也就是两者都在工作 有可能PA的输出讯号 会透过Antenna Switch Module Leakage到RX路径 也就是Tx Leakage 造成Tx Desense 但因为时间上 不是完全重叠 只有一小段时间重叠 所以灵敏度时好时坏 也就是说 灵敏度也就那一小段重叠时间会变差 所以由这边你也看到 不是只有拿板子实作 拔电容拔电感 才可以作逆推法练习 你在看书看Layout Guide时 一样可以作逆推法练习 就像crystal Layout Guide都会告诉你 下层GND最好挖空 『不挖空会怎样?』答案是寄生效应会影响其Cload 产生频飘 那你就举一反三 进一步思考 『那我Shielding Cover离crystal太近也会这样吗?』 把crystal贴上绝缘胶带 然後直接拿个金属片放上去 是不是Frequency error有变大? 这样你就知道 寄生效应 对crystal确实有影响 那挖空要挖几层? 跟Shielding Cover的距离要多少? 一样啊 拿人家的Layout来看 以後你就照着做 孙子兵法有一句话 : 勿恃敌之不来,恃吾有以待之. 平常不做作战演习 到时真枪实弹打仗 肯定兵败如山倒 平常就要做好训练跟准备 到时解Bug才不会手忙脚乱 不知所措 等你Bug解完 人家都量产出货了 时间都是要花的 你平常时间花越多 战场上所花的时间就越少 况且战场上分秒必争 你也没太多时间可以花 就跟考研究所一样啊 平常公式就要背熟 题库要多做 一进考场就是直接厮杀 没时间让你在那边慢慢推公式 唯一不同的是 研究所考试 书局有一堆题库书可以买 但是这种deBug的题库 你只能自己建 想买也买不到 我刚说了 debug是电路/Placement/Layout/Key Component的集大成 所以你透过逆推法 来建立deBug的题库 连带也会更加强化巩固你 电路/Placement/Layout/Key Component 这方面的知识 整体会构成一个很Solid的系统网 以一贯之 题库越多就越Solid 而且这种逆推法 就算你去新公司一样适用 因为到时去新公司 就算有人带 但菜鸟初期 肯定都是打杂 什麽对BOM表啦 料件申请 核对Foot Print之类的 也不是一进去就开始做核心工作 想累积经验还得慢慢熬 所以要一进去就让老鸟觉得 你已经有debug能力 他带着你并肩作战 这样进步才会快 别忘了 你之前有5年天线经验 所以在系统厂RF这块 你起跑点已经慢人家5年 你没有太多时间可以慢慢熬 ================================================================ 这样就完了吗? 当然不是 你的目标是准备年底的面试 面试也是考试的一环 但不同的是 研究所考试 书局有考试用书 你连考试用书都没有 怎办? 简单啊 自己的考试用书自己写 把你前述 电路/Placement/Layout/Key Component/debug 的知识跟心得 包含题库 自己消化整理 重新组织後 以系统化的方式 写成Power Point 这就是你的考试用书 你说那些知识心得跟题库 都很零散杂乱 不好整理?? 嗯? 回想你硕士论文怎麽写的 1. 先有个论文主题 2. 以论文主题为核心 向外去找相关参考文献 把有用的资讯萃取出来 去芜存菁 使这主题能更加完整 3. 最後消化整理 重新组织这些零散杂乱的资讯 把论文系统化地写出来 然後口试 所以换句话说 你早在硕士期间 就已经受过这种 化零为整 化繁为简的训练了啊 没道理到了职场上就不会了吧 考试用书有了 题库也有了 然後咧? 然後当然就是熟读复习啊 又不是说有了考试用书跟题库 考试就可以考高分 要熟读到啥程度? 熟读到你可以 触类旁通 举一反三 融会贯通 以一贯之 举个例 讲到Duplexer 马上可以提说 为啥TDD不需要Duplexer(电路架构) Duplexer要怎样挑选?( Key Component) Layout要怎样Lay ? (Layout) 为啥摆放时 离PA太近会有风险? (Placement) 如果Duplexer的Layout不好 会有啥issue ? (debug) 就跟你当年准备研究所考试一样啊 讲到电磁波 马上写出传输线公式 导波管公式 所以 用硕士期间所受训练 去写出你自己的考试用书跟题库 然後用准备研究所考试所受训练 把考试用书跟题库弄到滚瓜烂熟 你也是受尽苦难才考进研究所 拿到硕士的 当年所受的训练 要好好拿来用啊 不要浪费了 最後就是上考场啦 也就是面试 为啥要你写成Power Point ?? 因为到时你面试时 就是直接拿出来讲啊 我说过了 没有系统厂RD 会闲到去写书 所以其他面试竞争者 肯定不会有人去写这种东西 你肯去写 光是Power Point一拿出来 气势就赢一半了 至少他认为你很有心 然後讲的时候 行云流水般地流畅 就跟你硕士论文口试一样 而且这样还有个好处 整体面试流程是你来主导 因为你有Power Point 所以都是你在主讲 考题你自己出 答案你自己讲 另一个好处是 就算面试官提的问题 你答不出来 你可以瞬间说 『这题我不懂 可是我懂其他题目』 然後再把题目 拉回来你的Power Point 自问自答 面试跟笔试不同 笔试是题目固定 考你傅立叶转换 你写不出来就是0分 谁管你线性代数多强 但面试题目是可以换的 你这题不懂 就拿你懂的题目出来挡 考你Harmonics过大怎麽解? 不会? 那你就讲说ACLR跟EVM怎麽解 这样可以给面试官一个印象 我虽然不是啥都懂 但我也不是啥都不懂 否则若没Power point 整体流程让面试官来主导 那就是给人牵着鼻子走 任人宰割 考你5题 你都答不出来 你又无法瞬间切换成你会答的题目 抱歉!! 就是0分 为啥要做到这种”搞刚”的程度呢? 因为同样都是RF新人 人家学校毕业没多久的 至少比你年轻5岁 薪资也比你便宜 你拿什麽跟人家竞争?? 还有就是你的天线包袱 我硕士论文就是做天线 当年毕业出来投RF 10家有8家都找天线主管来跟我谈 我还想说是不是职缺投错 投到天线工程师? 後来发现没投错啊 我硕班2年做天线 都有这包袱了 更不要说你是5年业界天线经验 你不靠这个”搞刚” 来强化你给面试官的RF印象 讲起RF不知所云 那人家还是会以5年资历天线工程师来看待你 大致上就这样了 至於工作方面 压力也不用太大 做多少算多少 你自己想 如果案子很重大 上面很重视 有可能会一个老鸟都没有 直接让一个RF菜鸟去独自扛起吗? 所以表示上面对你这案子也不是很重视 那你何必怕搞砸? Bug解不掉就算啦 好好拿这案子来准备考试用书跟题库 比较实际 -- 标题 Re: [请益] 适合口才不好的工作 ? 大体化妆师 清洁队员 灯塔看守员 --

※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 220.132.62.158 ※ 文章网址: https://webptt.com/cn.aspx?n=bbs/comm_and_RF/M.1464010690.A.279.html