作者kei1220 (囧宏)
看板comm_and_RF
标题[问题] IBIS在ADS模拟的问题..
时间Thu Mar 18 15:32:42 2010
不好意思...想要再次请问大家一些IBIS model的问题
不知道为什麽
我将or闸(MC74VHC32)的IBIS model代入ADS
所生成的IBIS却只有一个触发...
就觉得很困惑的一点是..or gate明明就需要两个input...
所以就不知道要怎样模拟...
在想还是我哪里搞错了...
由於自己才刚接触IBIS没多久
所以多数的时间都在try error....
所以才想请各位板上高手帮忙!!
在这边致上最高的敬意..
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.117.156.15
1F：推 ppboy:IBIS无法直接描述OR, AND Gate这种东西喔 140.112.4.199 03/18 21:34
2F：→ ppboy:你用到的应该只是output buffer 140.112.4.199 03/18 21:36
3F：推 ppboy:只能描述OR Gate在10 01 11这三种状态时 140.112.4.199 03/18 21:39
4F：→ ppboy:Output为1这样而已，此时你的Input要挂1 140.112.4.199 03/18 21:40
5F：→ kei1220:感谢楼上高手的说明!! 140.117.156.15 03/19 12:32
6F：→ kei1220:如果是这样也就比较合理了 140.117.156.15 03/19 12:32
7F：→ kei1220:我还想请问一个问题... 140.117.156.15 03/19 12:33
8F：→ kei1220:我有看到一篇资料说 140.117.156.15 03/19 12:34
9F：→ kei1220:"IBIS没有考虑内部的逻辑延时" 140.117.156.15 03/19 12:35
10F：→ kei1220:意思是说IBIS没有考虑delay吗?? 140.117.156.15 03/19 12:35
11F：推 ppboy:是的 不会有delay的资讯 123.204.74.177 03/19 23:21
12F：→ kei1220:恩恩 了解 140.117.156.15 03/21 22:14
13F：→ kei1220:不过IBIS似乎有探讨"Tco"(time to clock o 140.117.156.15 03/21 22:15
14F：→ kei1220:ut),所以这跟逻辑内部的delay不一样罗? 140.117.156.15 03/21 22:16
15F：→ kei1220:另外...我还有个问题想请教.. 140.117.156.15 03/21 22:17
16F：→ kei1220:就是我是想要模拟单一元件的逻辑特性 140.117.156.15 03/21 22:18
17F：→ kei1220:而我只用一个"output buffer"似乎就可以了 140.117.156.15 03/21 22:18
18F：→ kei1220:我有试过加上"input buffer"一起模拟 140.117.156.15 03/21 22:18
19F：→ kei1220:感觉两个模拟结果很相近 140.117.156.15 03/21 22:19
20F：→ kei1220:所以就不是很懂"input buffer"的作用 140.117.156.15 03/21 22:19
21F：→ kei1220:而模拟单一元件的逻辑特性有需要加"input 140.117.156.15 03/21 22:21
22F：→ kei1220:buffer"吗?不好意思..我问题好像很多..= = 140.117.156.15 03/21 22:21
23F：→ kei1220:拜托你了!! 大感谢!! 140.117.156.15 03/21 22:25