作者glaxchen (请勿拍打喂食)
看板comm_and_RF
标题Re: [问题] Deep n-well的nmos LVS一直认不到
时间Mon Dec 10 00:25:17 2007
※ 引述《aj7434 (ATF)》之铭言：
: 因为设计上的需要，所以要用到没有body effect的NMOS
: 可是照着tsmc 0.18的design rule画完，LVS就是认不到>"<
: 叫P-Cell来也是认不到，想请问一下各位要做什麽设定或是要加哪些layer
: LVS才能认出来呀@@
1. 建议可以做DRC，或许问题发生点在其他地方。
2. LVS时，用DNW的NMOS，model name需要更改，请检查netlist档
3. 用DNW layout时，需要以n-well包起来，请确认一下
4. 若你用的是Calibre-LVS的话，在extraction report中有更详细的问题叙述
而且能帮你指向问题发生点。(会开新的视窗)
5. 承上。Calibre-LVS的oprtion中，设定soft connection check的选项，会帮你
纪录body端可能的问题。(好像要设定才叫得出第4点的视窗，有点忘记了XD)
以上，希望对你有所帮助^^
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 122.146.194.100
1F：→ glaxchen:option, 打太快了XD122.146.194.100 12/10 00:26
2F：→ ISSCC:补充3.，需要以n-well包起(且将N+接至VDD) 123.194.81.67 12/10 00:35