看了三天的 paper 终於看懂 Meltdown 怎麽做到的 Spectre 太复杂看不懂没时间懒得看所以不谈 首先我预设大家都知道 instruction-level paralleism 指令层级平行, superscalar 超纯量, out-of-order execution 乱序执行, speculative execution 推测执行 他们之间的关联为，为了达成 ILP 所以引入 superscalar。 但是资料相依性问题造成 superscalar 不能很好发挥，因此 引入 out-of-order execution 让 CPU 挑邻近的可以同时执 行的指令执行。再来 speculative execution 遇到条件分支 conditional branch 时先预测会进某个分支并执行。 除此之外还有 micro op，以下写作 uop，则是把一个 instr- cution 拆成好几个 uop 并把他丢下去跑。CPU 里有好几个不 同运算单元，包含算术运算、读写单元、分支单元，而且分别 都有复数分身可以同时执行。所以指令拆成 uop 以後先堆到 buffer 里面，再丢到各个单元去跑。 把以上所有东西合起来就是，先解决资料相依性问题，挑几个 邻近的指令进来，拆成 uop，丢到 buffer，开始排程去跑， 并根据分支预测把可能的指令拿过来拆一拆一起下去跑。 接着 Meltdown 攻击的问题点在於，当 user mode process 存取他不该存取的记忆体资料时，那个指令会产生一个例外 execption, 接着会产生一个中断 interrupt 丢给 OS 去处理 这个例外。但因为以上几个东西合在一起，其实指令的执行先 後顺序是不一定的，有可能後面的跑一跑并且产生了一些副作 用，结果因为前面的指令产生例外，清空 buffer 与管线，虽 然暂存器 register 与记忆体都没有写入，理论上是当作没发 生，可是却有副作用发生了。这个副作用就是记忆体存取，会 先载入快取 cache。Layer 几的快取其实不重要，因为重点是 它被载入快取中，所以存取时花费的时间一定比从记忆体存取 来的快。这个时间的差异就是泄漏出来的资讯。 考虑下面的指令 1 ; rcx = kernel address 2 ; rbx = probe array 3 retry: 4 mov al, byte [rcx] 5 shl rax, 0xc 6 jz retry 7 mov rbx, qword [rbx + rax] 在第四行会产生一个例外，但因为 OOOE 与推测执行，造成第 七行的读取记忆体行为也执行了，它存取的资料被从记忆体中 搬入快取，但因为在第四行产生例外，因此 rbx 并没有真的 被写入资料。因为 rbx + rax 上的资料被移到快取了，它的 存取速度一定比其他在 probe array 里的资料来的快，因此 只要扫一次整个 probe array 看看哪个资料存取速度比别的 快，再算出它与 probe array 起始位置的偏移量，就知道在 第四行中从 rcx 读取到的 kernel data 是甚麽。 所以 KPTI 就是完全分离 kernel address 与 user address ，也就是 kernel space 的所有资料都不在 user space 中， 在 user space 读资料都读不到 kernel 资料，相对应的也不 会有例外产生。 -- --

※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 36.227.40.20 ※ 文章网址: https://webptt.com/cn.aspx?n=bbs/PC_Shopping/M.1515123762.A.27C.html 总之就是一种侧载攻击 洪师傅, 不要跟他拼拳, 尝试切他中路的概念 就是让 rax 的值乘以 4096, 以对齐 page size x86 一个 word 是 16 bits al 代表 lower-byte, ah 代表 upper-byte ax 代表整个 word (2 bytes) eax 代表两个 word (4 bytes) rax 代表四个 word (8 bytes = 64 bits) 第四行中从 rcx 中的位址读入资料 = 84 好了 先把 84 * 4096 来对齐 4K page size 接着读取 rbx + 84*4096 的资料 此时整个 page 会被载入 cache 中 (4096 byte) probe_array 要对齐 4K page size，它的起始位置要在 page 开头 接着每 4K 资料就又是另一个 page 从头扫一次 probe_array 看看到哪个 page 速度最快 因为第 84 个 page 在上面说的，被载入到 cache 中 所以扫到第 84 个 page 的时候明显比其他 page 快 这样就算出偏移量 = 84, 所以 rcx 中的位址的资料就等於 84 不是... 随便找个地方塞一个很大的 array 而已 但一定要跟 page 对齐 ※ 编辑: s25g5d4 (36.227.40.20), 01/05/2018 13:04:02 跟 pipeline 也没关系，跟乱序执行算有关系但不是乱序执行的锅 从 rcx (kernel address) 读资料，再把读出来的资料乘以 4096 (shift 12)， 再去存取 rbx + 上面算出来的值，三个步骤是有相依性的 首先因为预测执行的关系这个分支的指令被认为可以先试着执行 注意指令被抓进来後会拆成 uop 才排到 reorder buffer 里 指令被拆成 uop 後，乱序执行允许来自不同指令的 uop 不照顺序执行 但是因为上述几个步骤有相依性，还是要照步骤一二三执行 正常的设计是第一步存取记忆体时就该停下来，但 Intel 设计是先跑完再检查 所以造成上面三个步骤都跑完了（或至少跑了部分），产生一些副作用 最後 uop 执行完，还是要照指令顺序把结果依序写到该写入的地方 这一步称为 instruction retirement，Intel 在 retire 阶段才检查权限 因此虽然不该写入的东西确实没被写进暂存器，但它还是有执行读取的动作 而且不只读取了不该读取的东西，还让它继续运算下去（第二、三步骤） 造成在第三步骤的时候 probe array 里有资料被移到快取中 只要找到是哪一个资料，就能推敲出那个不该读取的资料是甚麽 注意我上面称为步骤是因为每个步骤其实可能不只一个 uop。 ※ 编辑: s25g5d4 (36.227.40.20), 01/05/2018 16:46:48