作者WetDreamZZZ (梦中梦)
看板Electronics
标题[问题] Virtuoso如何用变数写十进位转二进位
时间Sat Oct 28 22:59:03 2023
不好意思再次麻烦各位
现在需要利用DC Sweep的功能
去扫某个特定的变数（从0扫到31）
再把他从十进位换成二进位 并用一个变数代表一个bit输入电路
(ex.<a>=<2>换成<b,c,d,e,f>=<0,0,0,1,0>)
因此在ADE L中就要在变数栏写算式进行十进位转二进位
尝试用mod在被除数比除数小会直接输出被除数无法一次次mod输出每个bit
而网路上常提到的fmod在使用的virtuoso IC6.1.7不被支援（？）
不知道板上先进有没有其他方法可以用呢？
再次感谢各位了!!!
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 112.104.140.35 (台湾)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1698505145.A.BCE.html
1F：推 ptt183club: 通常这个功能都用va写，而且内建lib好像就有。 10/29 02:12
2F：推 jkamberson: 理想AD+理想DA(？ 10/29 02:37
不好意思忘记说本人是在设计类比电路
所以用数位verilog的方式可能不适合囧
还是谢谢前面两位帮忙~
※ 编辑: WetDreamZZZ (111.241.174.77 台湾), 10/29/2023 16:30:19
3F：→ samm3320: VA不就用来设计类比的吗 10/29 19:05
4F：→ samm3320: 你只是想要扫二进制的话用pulse就可以了吧 10/29 19:06
5F：→ samm3320: 往上一个bit频率除以2 10/29 19:06
6F：→ Archer55b6: 也可放多个VDC,电压=1*((a>>n)&1) 11/03 09:51
7F：→ Archer55b6: 把ahdl lib吃进去就可用内建verilogA model 11/03 09:52
8F：推 lonewolf1035: 把bmslib include进来(路径网路上有)，里面有BUS相 11/04 13:34
9F：→ lonewolf1035: 关的cell 11/04 13:34