作者zzxcaa (hanmak)
看板Electronics
标题[问题] hspice看mos开关的阻抗
时间Tue Jan 22 21:41:01 2019
各位好
我有个p型n型mos互接而成的开关，想观察不同size所示的阻抗大小
当p型gate端给VDDD，n型gate端给0v理论上电晶体关闭，Ron很大
我在hspice的输入给个ac=1v Vcm=0.5v 串联0v电压源
再用ac=1v电压除以不同频率下流过0v电压源的电流
可以得到不同频率下所看到的输入阻抗
然而此输入阻抗实部大概只有几百欧姆反而是虚部好几M欧姆等级(DC频率下)
和我下LX8的指令求出RN跟RP并联的数值有出入
本身是有用过此方法单看一个理想rc并联，看高频的输入实虚部阻抗，
和用手算出来的结果无差别。
但把此方法用在看mos开关，理论上很低的频率看不太到虚部的部分
而且实部因为mos开关关闭要很大才对。
想问一下这样的模拟方法正确吗? 有甚麽盲点呢?
谢谢!!
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 203.163.194.24
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1548164466.A.99D.html
1F：推 smartbit: Ac=1 怎麽可以看到DC呢？而且DC频率下怎麽还有实部 虚 01/23 01:19
2F：→ smartbit: 部？ 01/23 01:19
3F：→ smartbit: 你的描述矛盾点太多了，而且看一个off switch input imp 01/23 01:20
4F：→ smartbit: edance ？ 01/23 01:20
5F：→ smartbit: Off switch drain current 只剩leakage part 01/23 01:21
6F：→ smartbit: Leakage current 你研究他的frequency response ？ 01/23 01:21
7F：推 smartbit: 而parasitic cap path 也无法看出来，因为gate 你给了fi 01/23 01:23
8F：→ smartbit: xed voltage 01/23 01:23
9F：→ zzxcaa: 我指的dc频率是很低频率的意思可能只有1k这样不是指0 01/23 08:22
10F：→ zzxcaa: 我主要的问题是这样的看法在很低频率时看到的输入阻抗为 01/23 08:25
11F：→ zzxcaa: 什麽是虚部很大实部不大 01/23 08:25
12F：→ zzxcaa: 主要是心血来潮，想说理论off swith 应该是要看到无限大 01/23 08:28
13F：→ zzxcaa: 的实部跟很小的虚部，但用这样的看法却是相反@@ 01/23 08:28
14F：→ zzxcaa: 如你所说只有leakage part除下来阻抗的确是很大没错 但跟 01/23 08:43
15F：→ zzxcaa: 我下Lx8看ro 的数值有出入 01/23 08:43
16F：→ zzxcaa: 结果 我把ac频率扫低一点就看到无限大的实部了... 已解决 01/23 09:33