作者Ferri (菲莉)
看板Electronics
标题[问题] LDO中pass transistor的工作点
时间Sat Sep 10 00:17:54 2016
大家好，小弟类比电路还不太行，
最近在读LDO，遇到一点疑问读不太通，想请各位指点。
LDO中，pass transistor(p-type)的工作点可能会落在
saturation region,linear region(triode region),sub-threshold region三者之中。
Vdrop=Vin-Vout(min)=ILoad(max)*Ron，其中Vdrop≦VDS
当pass transistor的DS跨压小於Vdrop，
Vout就无法维持在Vref所设定的值。
而因为在linear region中的VDS(Vin-Vout)会比在saturation region中的要小，
所以Vdrop的值应该会出现在linear region或sub-threshold中。
上面是我对Vdrop的理解。
不过在看的论文以及一些文章都有提到以下的式子
http://i.imgur.com/6nQTXzk.jpg
也就是Vdrop是跟pass transistor的ILoad的最大值有关。
但是由於电晶体的电流在saturation region中比在linear region中要来得大，
所以ILoad(max)会是在saturation region中。
所以想问的是当Vdrop出现时，
pass transistor此时会是在linear or saturation region呢？
抱歉这个问题好像有点奇怪，不过脑袋很差的我在这个点疑惑了好几天QQ
谢谢大家
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 42.73.112.48
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1473437877.A.C2D.html
1F：→ cpyi: 你给的参考资料是用saturation 事实上设计是都可能 只是要 09/10 01:38
2F：→ cpyi: 正确的评估回路在两种状态的补偿跟响应 09/10 01:38
感谢指点迷津! 想到有些LDO的Vdrop是0.5V，有些可以到0.15V，
在工作点上的差别，前者应该是在饱和区，後者就不是。
看整个LDO的设计，早期paper都做在饱和区，比较新的可能就能够做在线性区，
要pass transistor能工作在线性区，也要看回授网路回去的值，
EA能不能正确工作(输入共模范围/暂态响应等等)。
所以才会有乍看不同的定义。
谢谢开释QQ
※ 编辑: Ferri (218.161.35.225), 09/10/2016 09:19:26
3F：推 tony9211: 我个人是觉得 操作在 Linear/Sat/Sub-th 都有可以 09/10 15:16
4F：→ tony9211: LDO 有时候抽1mA 有时候抽 500mA 轻重载的时候 09/10 15:17
5F：→ tony9211: 那颗PMOS的操作区间 三种都可能 确认都可以稳定就好惹 09/10 15:18
6F：→ tony9211: Vdrop out 我的习惯是测EA 已经拉不住了(driving不够) 09/10 15:19
7F：→ tony9211: 的时候的 VDS大小约多少 这样 09/10 15:20
谢谢您的回应! 也就是说其实操作在哪区不重要，
重要的是挂轻重载後输出电压的overshoot在能控制的范围内，
加上回路补偿後的稳定度足够(Capless LDO)的情况下，
最低限度的pass transistor的Vds即为Vdrop这样吧！
8F：推 guaroro: 想问 Iload(max)应该会是在linear region？因为在sat下 09/12 23:48
9F：→ guaroro: 电流几乎固定@@ 我这样想有哪边错的吗 09/12 23:49
我当初卡住的点跟你想的类似，就是电晶体的饱和区电流大小>线性区电流大小，
但Vdrop的定义是LDO正常操作下的最小Vds，此时pass transistor上电流为ILoad(max)
(最小Vds配上最大电流? 由电晶体DC的ID_VDS做图来看，好像怪怪的)
另外当初在算loop情况的前提是电晶体操作在CS为反相放大，
如果变成操作在线性区的话，稳定度/暂态响应会不会出现问题呢？
(稳定度应该是不会，少了反相的180度，电路更不容易达震荡条件)
然後在一篇Edgar大大的LDO文件中附了下图
http://i.imgur.com/YXtPaxj.jpg
当Vin增加时(source端)Vout会减少(drain端)
觉得想不透
後来觉得是我没有仔细去想EA的输出端，
也就是transistor的gate电压，是会随着回授控制一直变动的。
所以回到原先的点，那pass transistor在Vdrop出现时，是在什麽区呢？
我认为是在线性区或是弱反转区。
那我原先的疑问是，线性区电流为何会对应到ILoad(max)？
自己想的可能的原因是
这是稳态的资料，也就是电路在经过暂态的波动後
(电路会暂态时会操作在饱和区，
此时pass transistor上的电流会大於那个ILoad(max))
而在电路平衡後，此时才会出现我们所要定义的Vdrop/ILoad(max)
不过我刚刚上厕所时又想到，那如果我是一个白木，
在输出端用电流镜喂一个超过ILoad(max)的值，此时电路会？
变成因为loop gain太高而振荡吗？
不行惹想睡觉了Orz
※ 编辑: Ferri (42.73.126.176), 09/14/2016 01:42:51