作者mmonkeyboyy (中华健儿加油~)
看板Electronics
标题[问题] FPGA design 的问题 (硬体)
时间Mon Jul 4 21:59:33 2011
目前小弟我正在设计一个FPGA
我想问问各位先进是否有人有这样的经验
对於LUT的initial configuration 我有些疑问
照理他应该是一个LUT包含一组n-bits deep 1-bit width 的SRAM
那这些SRAM应该是一组接着一组从JTAG送入
在SRAM那端应该是只有一个port可以送资料 像传统的sram一样
wordline去解码应该就可以 但实际上好像不是这样做@@?
那为什麽有些LUT可以被configure成distributed ram的却要另外的design?
是不是有空间上的考量? 或是switch的考量?
而且在initialization时 是不是电路上有些设计可以达到节省空间
例如用register之类的去跳位置
这样就不用给定一个address 可以省下switch空间
有人对这个方面的硬体设有相关经验的可以指导一下我吗?
感恩/_____________\
--
If I die tomorrow
I'd be allright
Because I believe
That after we're gone
The spirit carries on
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 67.244.80.164
※ 编辑: mmonkeyboyy 来自: 67.244.80.164 (07/04 22:03)