作者potatojerry (智)
看板Electronics
标题[问题] 请问一个Verilog语法问题
时间Mon Jun 13 22:31:14 2011
请问一下Verilog的case语法，如果选择的是一个范围时，要怎麽写呢?
EX.
always@(sel)
begin
case(sel)
0: xx
1: xx
.....
100:
endcase
end
若 0~20, 20~50, 50~100三个要选择的范围都一样
这样
case(sel)
<20: xx
20<, <50: oo
50<=, <100: xxx
endcase
请问可以这样写吗? 还是该怎麽写呢?
感谢~
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.116.215.148