作者satonoo ()
看板Electronics
标题[问题] 不能同时写入两颗ram吗?
时间Wed Mar 23 14:03:28 2011
操作环境:
QuartusII8.0 SP1
使用的ram为altera内建的simple dual-port ram(read/write port各自独立)
使用语言为verilog
FPGA型号:Stratix iii EP3SL150F1152C2N
问题:
原本我是将initial data放在第一颗ram里，然後读出来运算後，
存入第二颗ram，这样做的结果是正确的。
现在我将第二颗data的bit数砍半，而被截掉的那一半存入第一颗ram
也就是假设我一笔data是18 bit，前9bit存入第一颗ram，後9bit存入
第二颗ram，address跟enable两颗都是送一样的且同时送，但结果却是错的..
(我有试过如果我第一颗ram写入位置一直给0，结果会是对的..但用controller
同时送两边的位置却会出错..)
为什麽会这样@@ 这问题卡了一周解不出来..模拟结果看起来都对..
麻烦板上高手指导 感谢~~
注:initial data写入第一颗ram以及最後结果的读取是经过bus，电路运算的过程中不经
过bus存取。
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.122.184.181
1F：推 uxijgil:FPGA上的ram ? 型号 ? ram的存取是利用bus ? 03/23 17:52
※ 编辑: satonoo 来自: 114.34.179.109 (03/23 20:43)
2F：→ satonoo:感谢提醒~ 03/23 20:43