请问各位大大 在PCB layout时 会把高速讯号线做隔离(加大space或是guard GND) 理由是怕高速讯号线经由cross talk造成邻近讯号的noise 小弟想要请教的是 有没有甚麽理论可以用来解释 为什麽rising/falling time越短的高速讯号 其产生的cross talk 会越严重?? 又 有没有甚麽经验值或是rule来规范 多快速的rising/falling time应该要有多少的space 因为在系统厂 大家都是凭感觉做事 实际去问 又没有人可以说出个所以然 我现在能想到的解释方式是 rising/falling time 越短 其所含的高频成分越多 如果看两条trace间的couple 电容的话 越高频的成分将会让电容的阻抗越小 所以越容易有机会透过电容couple到邻近的trace造成noise 不知道这种说法合理吗?? 另外 两条trace间的互感 会因为这个高频成分 有甚麽样的影响呢?? 还有一个问题 在一条高速讯号线旁边 guard GND 主要的原因是怕这条高速讯号线cross talk到邻近的讯号而造成邻近讯号的错误?? 或是怕产生EMI的问题?? 大家在PCB LAYOUT的时候 都会FOLLOW甚麽样的layout rule吗?? 因为在公司 看前人的经验 都是 凭经验 凭感觉 没有办法说出一个比较精确的理论 或是为什麽要这样做 所以一直很困惑 (在SI跟PI的方面都是) 希望有经验的大大可以给小弟一些建议 感激不尽~~^^ --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 118.168.100.165