作者shela (雪特拉)
看板Electronics
标题Re: [问题] 数位电路闩锁(latch up)的问题
时间Tue Aug 17 00:26:20 2010
※ 引述《gyamwoo (Gyeon-woo)》之铭言：
: 感谢以上的回覆，我的电路是PLL
: 里头大多都是用传输闸构成的DFF跟加法器。
: 我觉得我是画满紧密的。不过GR没有围得很仔细就是了0rz
: 之前觉得围双GR很麻烦，只有围上NGR+NW Ring接上VDD了事
: 还有我没有使用I/O，如果使用了是可以防latch-up吗？
不是 这是两件不同的事
: 另外我看资料说，大量电流(电子流)注入寄生BJT使B-E介面
: 跨压大到足以导通，进而产生闩锁。
: 那如果我把POWER SUPPLY的电流故意限制很小的话可以解除
: 闩锁现象吗？
如果你确定是 Latch-up 而且 Latch-up current 是 6mA
限制 VDD电流小於6mA 是有可能可以解除的
※ 编辑: shela 来自: 129.10.56.142 (08/17 00:26)