作者jamtu (月光下的智慧)
看板Electronics
标题[问题] 放大器Design的问题
时间Thu Mar 25 01:27:40 2010
一个CS Stage，Load接一个PMOS (current source)
他的gain是gm(ron||rop)
gm = (2unCox(W/L)ID)^(1/2)
ro = 1/λID ，其中λ又正比於1/L
这样的话，gmro正比於 (WL/ID)^(1/2)
得到只要我们把ID弄很小
gain就可以变得非常大
请问我这样讲的错误在哪里...
这样的话为什麽一个OP Amp要有power的限制呢？
是跟稳定度有关系吗？？
假设我把ID变成1/2倍，gain会变成根号2倍
ro会变成2倍，pole就往前移了一半，GBW会变差，而且ft会往前移
这样解释是通的吗？
如果是通的，那麽我把input stage cascode起来
放大倍率是增加了gmro倍
同时阻抗也变成了gmro倍
是不是就比刚刚那个好：可以增加gain同时不影响GBW的表现呢
这些解释都是我自己乱想的...如果有问题请各位指正谢谢
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.112.244.81
※ 编辑: jamtu 来自: 140.112.244.81 (03/25 01:32)
1F：推 powerdown:Gain=gmro=2VA'(KnI)^1/2/I=2VA'(uCWL/2I)^1/2 当WL给定 03/25 02:09
2F：→ powerdown:偏压电流I愈弱，则Gain愈大且最大值发生在次临界导通时 03/25 02:13
3F：→ powerdown:这样说明应该没错，实际用HSPICE模拟也是如此 03/25 02:15
4F：→ powerdown:至於power是否与稳定度有关我不清楚，VDD会影响电路的 03/25 02:17
5F：→ powerdown:Swing而间接影响SNR，Noise Vlotage正比於(gm)^1/2 03/25 02:19
6F：→ powerdown:不确定是否有回答道你的问题??请多指教!! 03/25 02:20
7F：→ Gocoba:看看Id/Vds的图你就会知道电流越小gain越大是错的离谱 03/25 04:08
8F：→ Gocoba:搞不好连transistor都没有on怎麽去放大讯号 03/25 04:09
9F：推 pow:原本就是Id越小 gain越大阿 只是没有电流就没有slew rate阿 03/25 08:27
10F：→ Mauder:首先 以你的方法可以解释降低电流增加gain会产生GBW降低 03/25 12:35
11F：→ Mauder:稳定度也是一个考量 单纯将gain增加但是没有将pole推远 最 03/25 12:36
12F：→ Mauder:後必定遇到phase margin不够的问题 另外如果把电流降低 03/25 12:36
13F：→ Mauder:noise会上升 slew rate下降这前面大大都已经提到 都是需要 03/25 12:39
14F：→ Mauder:考量的 另外将电流降低为了维持一样的vdsat 必须要把电晶 03/25 12:43
15F：→ Mauder:体size变小 过头也会造成matching的问题 03/25 12:54
16F：推 Mauder:而如果你使用cascode 确实GBW会一样 但那是在一样的电流下 03/25 13:12
17F：→ Mauder:加了cascode只是拿3dB bandwidth去换gain 其余的特性还是跟 03/25 13:21
18F：→ Mauder:前面讨论的一样 电流变小GBW还是变小 03/25 13:22
19F：→ jamtu:感谢楼上们的解释～～～～ 03/26 00:11
20F：→ jamtu:我又通一层了XD 03/26 00:11