作者jfsu (水精灵)
看板Electronics
标题Re: [请益] 关於电路模拟如何正确调整电晶体的尺寸 …
时间Fri Nov 27 15:02:27 2009
※ 引述《problemptt (cool)》之铭言:
: 请问一下做电路设计模拟时如何调整正确电晶体的W/L比??
: 完全没有方向感不知该如何从哪个方向下手比较好??
: 有无限多的数值 想找出大概的值如何?该怎麽找?要不然真的有点大海捞针??
: 是用电晶体电流公式代吗?但要自己设计的话公式中似乎好像有很多变数?
: Cox各制程技术好像都不一样,这个要如何决定?迁移率电子1350 电洞480?
: 有问学长但得到的答案都是感觉或者抓趋势,真的没有说有很明确的方法去调整
: 正确电晶体的W/L比吗?
: 有人有经验可以分享吗?? 学不会真的不知道要怎麽继续念下去了?
: 谢谢
先不考虑从无到有的设计,这比较不符合目前业界的现况...XD
以你目前的问题是在於要如何针对手边的电路跑模拟,并调整适合的W/L比。
我想,当在你要变更电路设计时,手边至少一定要有两份文件,一个是
EDR(Electrical
Design Rule),另一个是
LDR(Layout Design Rule)。
EDR让你知道目前制程所采用的电晶体/电阻/电容...所有元件的电气特性,包含在何种
测试条件下所得的参数,而LDR则是提供你在设计电路之初必须考虑在绘制电路布局
(layout)的一些规范。
如果你没有这两个东西,那你的设计就诚如你口中那些学长的回答一样,都是〔凭感觉〕
我只能跟你说,世界上还有很多事比肠病毒还可怕,这就是其中之一。
或许你只是弄个毕业论文或是晶片下线,在学校或许行得通,在业界可能就被打枪了。
你提到Cox好像依制程技术不同而不同,这是当然的。你可以打开用来跑模拟的
model card,里头一定有详列该制程下,NMOS/PMOS/Diode/Resistor...等元件的参数
好比MOS的Vt,0.18um/0.13um/0.09um/0.045um一定都不同,甚至像Idsat,更会注明
在W,L等於多少下测得...。
关於W/L的调整,举个例吧,最简单的反相器(Inverter)。
参考LDR与EDR,例如某记忆体产品 0.18um制程下MOS gate length(min) = 0.6um
(纯逻辑制程是0.18um,DRAM又是不同...。)
此时,在Vgs=Vds=3V下,NMOS W/L = 10/0.6可以得到200uA左右的Idsat
PMOS W/L = 10/0.65可以得到100uA左右的Idsat
从课本内我们都知道PMOS:NMOS的width要2:1,使得它的转移特性会较好。
所以你就画一个PMOS(20/0.65)+NMOS(10:0.6)的反相器。
然後再对照Model card里的制程corner(SS, TT, FF..)开始验证在不同电压与温度下,
的
直流特性,如电压转移特性(VTC, voltage transfer Characteristic),杂讯周边
(Noise margin);暂态响应,如上升时间(rise time), 下降时间(fall time), 传递延迟
(propagation delay),与
功率消耗(power consumption)等等
尔後再考虑应用方面,如fanout, fanin, buffer...
此时,根据模拟结果你会得出某个范围的W/L值,这个值可以容许制程偏差所造成的影响
当然,如果你觉得只是一颗小小的MOS,而且仅作为逻辑的反相器,size竟然用W=10um
好像太占面积了,那你可以将此需求加入上面的验证流程中,试着缩小size,但不违反
LDR。
最後你得出一个PMOS(4/0.65),NMOS(2/0.6)这样一个满足你需要的电晶体。
之後,你可以拿来作为standard lib.以用来为日後的逻辑设计作准备。
决定MOS的W与L後,过来就是画layout。要怎麽画,这也是一门学问,不过,不在你的
提问内,所以就先跳过。
最後,你一定要知道该元件作为某个用途时,哪个参数是重要的。
好比电子迁移率,在Si-制程中(电子:1350 cm^2/s 电洞:480 cm^2/s),但在GaAs
(电子:8500 cm^2/s 电洞:400 cm^2/s),但这些并不是考虑的重点。
好比你把MOS作成电容(MOS-connected capacitor),此时,Vt与Idsat,甚至是
电子迁移率就不是那麽重要,反而是Cox, Cg, Cb, Cd(低频与高频)。
--
在台湾,何谓R&D工程师?
1.Reverse and Decap :IC反相工程,去胶,打开封装,拍照,复制电路布局。
2.Resign and Die :没死的就操到辞职,没辞职的就操到死。
3.Rework and Debug :计画永远跟不上变化,变化永远跟不上老板的一句话!
4.Relax and Delay :太过於轻松(Relax),那麽就会Random Death (随时阵亡)
但是外派到大陆的台弯郎,晚上是R (鸭)陪客户,白天是D (猪)任人宰割!
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 203.66.222.12
※ 编辑: jfsu 来自: 203.66.222.12 (11/27 15:19)
1F:推 youwin0125:J大发文 必属佳文 我推 11/27 15:19
2F:推 pdaer:推好文 11/27 22:40
3F:→ pdaer:若没有EDR可以用一些paper上的model去跑曲线拟合抓出参数 11/27 22:42
4F:推 moonls:有看有推 ! 11/27 22:58
5F:→ bruan43:真详细....我推*100 !! 11/28 02:59
6F:推 bb7:可以聘他为电子电机版的客座教授吗?XDD 11/28 11:08