作者deathcustom ()
看板Electronics
标题Re: [问题] 关於高速计数器的可行性
时间Wed Jul 22 02:38:38 2009
※ 引述《comarocker (就这样结束了吗?)》之铭言:
: ※ 引述《proach (pazroach)》之铭言:
: : 除了开 asic 之外,有兴趣自己兜一组吗?
: : http://www.onsemi.com/PowerSolutions/parametrics.do?id=237
: : 我对於onsemi持续开发 discrete ECL logics这件事很有兴趣,
: : 网页上列出规格标示 10GHz D-FF, 还有 3GHz JKFF
: : 如果你有办法解决 PCB上的 signal integrity大麻烦,
: : 应该有机会做到 1GHz 8bits counter吧?
: : however, debug and verification 都是超大麻烦。
: : 如果作出来了可以跟大家分享一下心得吗? :D
: 目前我是倾向使用Full Cutstom Design来制作
: 因为我是个小小的烟酒生
: 可以跟下线取得晶片量测
: 只是网路上找了许久似乎找不到相关的资料
: 主要都是以Divider为主
: 所以才想上来询问大家的意见
: 是否能够给个方向让小弟有个头绪
: 目前有试用T Flip Flop兜起来的同步计数器
: 不过可能是因为传输延迟的关系
: 做到4位元的时候,MSB的动作就不正常了
: 麻烦版友不吝提供意见罗
: 当然我有什麽发现也会上来回报的
: PS.补充一下,制程是0.35um 规格为1GHz,8位元
: 有什麽需要说明的再麻烦版友提醒了…
Full-Custom的话
建议下0.18um TSMC mmrf或是如果你是台大学生有台大自己的0.18 logic
但是TSMC mmrf这个要签授权书~~~详细细节要自己去问CIC
另外,既然是Full-Custom
那就没必要用Cascade的型式来做
试试看自己全部重新Design,0.18有一点机会达成的,我想
要不然如果用现有的电路
以我看到的经验
0.18 DFF(CCMOS, TSPCR)作的Divider大概能操作到1GHz上下(更快有时会出错)
所以~~~用单纯Cascade,也就是课本上画的电路......我只能说~不乐观
8Bit,用CSA、CLA结构当Adder看看有没有机会o.o
--
╭ █◣◢█ ╮ ╭ ███◣╮ ╭═══╮ ╭═════╮ ╭═════╮
║ ████ ╰══╯ █ ◥█╰══╯◢ ☆ ╰═╯ ◢▌ ◢╰══╯ ║
║ ████ ◢◢◣ █◣ █ ◢█◣ █ ◢ ◢█◣ ██◣ █ ◢█◣ ╴ ║
˙ █◥◤█ █◤ ███◤ █◢◤ █ █ █◢█ █▌█ █ █◢◤☆  ̄ρ▄
║
║ ◥ ◤ █ ● █◥█◣ ◥█◤ █ ◤ ◥◤◥ ◥█◤ █ ◥█◤ ╰〈╭▄﹀║
╰New York Yankees═ ◤ ════ #40 ◤ Chien-Ming Wang═◤═══ψTheAnswer3╯
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 122.116.95.114
1F:推 pow:0.18 DFF最快大概是200ps (HLFF) 剩下加法器只有800ps 07/22 06:26
2F:推 comarocker:谢谢回应喔~真的很感恩… 07/22 11:06
3F:推 pow:DFFspeed、power的paper可以看Stojanovic 07/22 11:34
4F:→ pow:另外google查「Galois implementation of LFSR」这招最快 07/22 11:36
5F:→ pow:最後兜起来就google「lfsr counter」 07/22 11:36