作者titansan (ㄎㄎ!)
看板Electronics
标题Re: [请益] 请教有关verilog的nonblocking的写法...
时间Sat May 2 14:33:07 2009
※ 引述《LINAN322 (新热血阳光男孩NN)》之铭言：
: 不好意思，举了个不好的例子，
: 应该说，a值会随着clk一直改变的，
: 因为a是要传送的讯号...
: ，接着会进行运算，得到d值後，会将d值传送出去...
: 即d作为传送至下一级的讯号。
: b、c、d会因为运算，跟着改变其值，有相依性。
: 所以跟s大大说的，就是将数值储存起来。
这样a应该是属於sequential的电路
b c d应该就是单纯的combination的电路
那何不写成
assign b=
aggign c=
aggign d=
always @ (posedge clk)
...
...
a=
: ※ 引述《sasako (只想把你留在心中)》之铭言：
: : 你要先问自己你想合出什麽电路吧！
: : a = 6 （不是直接用assign就好了吗）
: : b = 15
: : c = 36
: : d = 57
: : = ="
: : 还是你想要储存a b c d的值？
: : 先想好你究竟要的是什麽吧？
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.112.17.104
1F：→ LINAN322:我会先试看看罗，谢谢你喔...^^ 05/02 15:13