※ 引述《windyddd (ddd)》之铭言： : ※ 引述《CCMAKE (￾NNN￾N)》之铭言： : : 请教各位大大 : : 小弟在跑OP的模拟的时候有一些疑问 : : 甚是困惑 : : 不知道有没有大大可以帮小弟开释一下 : : 1.http://0rz.tw/1340k : : 我们如果要跑单纯的一个OP : : 会是直接画像这样的电路图 : : 然後用spice给Vin的电压 : : 之後去量output的电压 : : 再跟Vin相比之後得到A的db值吗?? : : 在设计一个OP的时候 : : 大家会去跑像这样的电路吗?? : : 跑出来的A(db)是不是只能看出这个OP的gain跟频宽呢?? : : 还有没有甚麽其他的用途?? : : 另外在给Vin的时候,我看到书上的spice档是写 : : Vin a点 b点 dc 1 ac 1 : : 这样的意思是他给几伏的ac讯号呢?? : : 如果是1v的话,那放大器不是会饱和掉吗?? : : 怎麽可以求出Vout的值呢?? : : 2.http://0rz.tw/9040H : : 这张图他把电路加上一个很大的R跟C之後负回授 : : 我不太了解他为什麽要这样子接?? : : 这样子的量测跟上面的open-loop有甚麽不一样呢?? : : 3.http://0rz.tw/5040G : : 假设现在有一个这样的系统 : : 原先没有大R跟大C的负回授系统 : : 我们为了要检查这个系统的稳定度 : : 所以会去跑频率响应 : : 这个意思是我们要去看A(Beta)的大小跟相位吗?? : : 书上的做法是在负回授的点上加入大R跟大C : : 然後看V-端跟Vin的比值 : : 他这样子的求法还算是open-loop吗?? : : 还是算是close-loop?? : : 这样子求出来的比值是A(Beta)吗?? : : 假设有这样子的系统 : : 各位大大还会去跑单一OP的特性吗??(gain的频率响应) : : 还是直接看这个系统的稳定度呢?? : : 问题很多又很乱 : : 不知道有没有大大知道我在问甚麽 : : 可以给小弟一点指点 : : 在此先谢过~~^^ : 1st.因为是"small signal analysis", small signal analysis : 必须建立在correct dc bias, : 2nd.建立correct dc bias,这样dc bias不会跑掉,你做的.AC才会 : 正确 3rd. Aopen_loop,因为fedback broken OP amp要看的太多了,不过基本就是要dc bias对,有gain, phase margin 够,然後跑.tran....... --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 70.43.148.180