作者OnepieceZoro (XD)
看板Electronics
标题Re: [问题] 电子学名词问题..麻烦各位了
时间Tue Apr 22 13:42:03 2008
※ 引述《nctumetal (metal)》之铭言:
: 已经一年多没碰了
: 不过我还是试试看帮你解答
: 有问题可以互相讨论
: A.gain会差不多,频宽cascode可能会小一点 不过他有两极分离(有多忘了)
: 可以增加phase较稳定
个人认为这边似乎不太正确。Cascode与Common Source最大的差异,我觉得是在
输出阻抗的部分。Cascode config. 可以使输出阻抗提升gm*ro(intrinsic gain)倍,
因此如果负载是个理想电流源,那麽cascode的整体增益会比common source大上
gm*ro倍。但输出阻抗增大gm*ro倍,同样会使得频宽缩减gm*ro倍(假设主极点位於输
出端)。因此从本质上来看,Cascode与common source的gain-BW product其实是一样的
,只是cascode能将输出阻抗乃至於gain再撑得更高。
: E.差动CMRR好抗noise较优良 走线上的共模可以受到抑制
: F.杂讯边限应该是输出高(低)电位与输入高(低)电位之间的电位差
: 越高表示可以容许在logic 1 or 0其中一种状态时,可以扰动或变动范围可以较大
: 不,BJT驱动力较好,如果纯在数位LOGIC上,BJT就没有这优点可以展现
我觉得MOS inverter better than BJT inverter? 这个问题很怪。因为其实是各有优
缺点的。在这里我直接将CMOS logic 与 BJT logic 分别解读为CMOS static logic
跟ECL logic ,而这两者最大差别是在操作速度,ECL的操作速度是CMOS static logic
远远追不上的,但从反面来看,高速操作也意味着极大的power consumption。
ECL有一个电流源掐着,所以有static power loss,而CMOS static logic便没有。
: b.Ad/Ac Ad类似gain Ac= RD/(1/gm+2Ro_mirror) Ro为mirro从D端看入电阻
: 如果mirror的S端有加电阻将提高Ac 也是说CMRR越大越好 不过功率会增加很多因为
: mirror上电流是2Id .
current mirror S端加电阻会使输出阻抗变大(degeneration),因此common mode gain
会下降才是。而至於功率上升部分,个人是觉得不会。只要电流源的输出电流一样,
功率应该不会差太多
: 忘了差不多了
: 希望有帮到你
有错误请大家不吝指正
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.114.212.9
※ 编辑: OnepieceZoro 来自: 140.114.212.9 (04/22 13:43)
1F:推 pdaer:ECL杂讯边界很小这是很致命的缺点,但也因此得以操作高速... 04/22 15:14
2F:→ wxyz666:ECL做得出inverter?有的话让我看一下吧 04/23 23:49