作者sasako (微笑待人)
站内Electronics
标题Re: [问题] verilog monitor
时间Thu Apr 17 00:18:50 2008
※ 引述《ccjin (ya)》之铭言：
: clk a b
: 1 287 -280
: 0 287 -280
: 1 287 -280 *
: 1 295 -301
: 0 295 -301
: 1 295 -301 *
: 当我对以上三个变数做 minitor
: 最左边的数字是我的 clock
: 但是为什麽好像我有打 * 字号的是多余的
: 各位有这样的经验吗
: 我的 clock 可以确定是只有 0 1 0 1 变化
: 且这是 behavior sim
你再让他show time呀
你就可以从nWave看到你show的时间点
这样应该可以找出bug
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 220.132.144.169
1F：推 ccjin:好方法 谢谢 04/17 15:24