作者asdd (希望..........)
看板Electronics
标题Re: [问题] VHDL 程式问题!!
时间Wed Dec 19 23:16:22 2007
※ 引述《asdd (希望..........)》之铭言：
: 小弟的部份程式:
: cc:PROCESS(CTL,rxd_data)
: BEGIN
: if CTL='1' then
: IO_ADDR<="0000000000000000" ;
: IO_DATA<=rxd_data(7 downto 0) ;
: else
: IO_ADDR<="0000000100000000" ;
: DBUS(7 downto 0)<=IO_DATA ;
: seg(7 downto 0)<=DBUS(7 downto 0) ;
: end if ;
: END PROCESS;
: 编译环境使用xilinx ise 在编译的时候synthesize 的时候 是可以编译过的
: 可是在implement desing的时候 却出现
: ERROR:MapLib:93 - Illegal LOC on IPAD symbol "CTL" or BUFGP symbol "CTL_BUFGP"
: 的错误讯息!!不知道有没有其他的大大遇过类似的问题......谢谢
我是不清楚为什麽CTL会产生BUFGP这个东西,可是该怎样移除掉呢?
http://gigi596.myweb.hinet.net/uuu.bmp 如图
对於CTL我只是用来当作一般的IO PIN而已,IO PIN那边是有出现CTL
可是在GLOBAL LOGIC 为什麽会出现那样呢?
可是我尝试着要移除它,可是都无法如意!!
请问该怎样解决呢?谢谢
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.133.13.130
1F：推 motor447:到 www.xilinx.com 搜寻 MapLib 93 也有一些建议可以试试 12/20 00:04
2F：→ motor447:BUFGP可能是synthesis tool加的,你是用那个synthesis too 12/20 00:05
3F：→ asdd:看过了 可是我看不懂他的作法 12/20 00:07