※ 引述《thola (123)》之铭言： : 最近碰到一个小问题, : 一般的op电路中, 加上common mode feedback 後, : common mode feedback 对於 DC offset voltage 将是会有什麽影响? : 因为最近模拟了一下, : common mode feedback "似乎"会降低 DC offset voltage : 理由何在? 有点不太清楚......... : 不晓得有没有人可以解答一下......thx vos一定是会降低的啊 因为你会去定义一个Vcm 然後藉由电容的电荷分配 把Voutcm跟Vcm做比较 然後尽量把Voutcm拉到Vcm 不过就算如此 在原始设计上，还是不能让Voutcm飘离Vcm太多 要不然CMFB完会有distortion -- ╭ █◣◢█ ╮ ╭ ███◣╮ ╭═══╮ ╭═════╮ ╭═════╮ ║ ████ ╰══╯ █ ◥█╰══╯◢ ☆ ╰═╯ ◢▌ ◢╰══╯ ║ ║ ████ ◢◢◣ █◣ █ ◢█◣ █ ◢ ◢█◣ ██◣ █ ◢█◣ ╴ ║ ˙ █◥◤█ █◤ ███◤ █◢◤ █ █ █◢█ █▌█ █ █◢◤☆ ￣ρ▄ ║ ║ ◥ ◤ █ ● █◥█◣ ◥█◤ █ ◤ ◥◤◥ ◥█◤ █ ◥█◤ ╰〈╭▄﹀║ ╰New York Yankees═ ◤ ════ #40 ◤ Chien-Ming Wang═◤═══ψTheAnswer3╯ --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 140.112.48.47