如网友所言 有兴趣可以多研究 CDR吧 有些paper专门在讨论timing recovery的 旧有oversampling的方式在现阶段频率动辄几十M的通讯系统cost太高了 而且现阶段一般+-50ppm吧 crystal或oscillator也大多在此范围之内 至於网友所言jitter一般PLL作的好 应该都不大而且应该是random 而且这本来就是CDR本来就该克服或说应该可以承受的 ※ 引述《TEMmode (I am sorry..)》之铭言： : ※ 引述《beagle (红茶犬)》之铭言： : : 的确, 通讯协动多会定义双方 clock 可忍耐的差异度, 而且这容忍值颇大, : : 好像是在 5% 还是 10% 左右... 换成 ppm 会变成天文数字... : : 通常接收方会用 16 倍的频率去读讯号, 因此 1/16 或更大的 jitter 是可允许的, : : 为了避免连续的 0 导致误差累积, 较新的协定会用 8B/10B 或曼彻斯特编码, : : 提供定期的电位改变, 让接收方可以查觉对方的 jitter 重新同步... : : UART 是每个 byte 都有 start bit 和 stop bit, 每个 byte 都重新同步一次。 : : 这时我有个问题, 我听过一位工程师说, 8B/10B 这类通讯协定, : : 可以用 PLL (锁相环) 去自动锁频, 接收方自然能顺便取得发送方的 clock, : : 可是我实在想不通, 上面的 16 倍频读取很好用, 为什麽要这样用 PLL 做... : 如果是光通讯中clock and data recovery(CDR)的话,或许是传送的data速度已经很高, : 要用比他快16倍clock去做oversampling有点困难.於是直接用个loop去取出clock的频 : 率以及相位,用来demux或者供後段电路来使用. : : 难道是把 PLL 锁频後送出的 clock 传给 shift register, : : 让硬体被 clock pulse 推着解码吗? --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 203.69.97.52