看板Electronics
标 题Re: 如何做设计验证?
发信站Coba BBS (Mon Aug 7 17:29:48 2006)
转信站ptt!ctu-reader!Spring!ctu-peer!news.nctu!netnews.ee.nctu!JCPP
【 在
[email protected] (少年的) 的大作中提到: 】
: 是不是一般做 FPGA prototyping 也只能 handle pure function
: 而没有 Timing。它们似乎也可以验证整个系统,它们是怎麽 handle
: timing?
FPGA 是只能验证 function 没错啊,除非你的系统慢到用 FPGA 实现就可以了。
我觉得你可能要搞清楚,FPGA 的作用有分成两个方面:
1. Hardware acceleration:
这是因为用电脑跑 Verilog/VHDL 模拟实在太慢了,因此用硬体的
方式加速模拟的速度。所以即使 FPGA 无法做到 real-time 模拟,
至少也会比跑电脑的 Verilog/VHDL 模拟快很多。
以多媒体硬体设计为例,就可以应用 FPGA 来解整张图或是整张影片,
可以完整测完整个影片的解码动作。如果用电脑模拟,可能会跑不完,
最多解个一两张 frame 就很了不起了。(光这样电脑就要跑 4hr 左右)
所以为了加速 FPGA 的速度,FPGA 除了靠制程改善速度外,
也提供一些较快速的 Arithmetic Unit 的选择,让 FPGA 实际可执行
的速度可以较接近 real timing,但是通常还是跟未来预计用 ASIC
下线时的速度差很远。因此没有人用 FPGA 来验证电路速度的啦。
我前面已经讲过了,要知道电路的最高速度就是看 STA report。
2. Protocal Verification:
这部分的作用,以往是结合已开发完成的 evulation board,让由
FPGA 实现的系统核心部分与周边介面沟通,或与上层 MAC 或 CPU
沟通,测试周边与 FPGA 实现的核心,在实际运作下(当然是降速测试)
是否有 bug,目前有些 FPGA 内含 CPU,也可提前测试 embedded CPU
的沟通。一般来讲,这样的测试就是测到 cycle accuracy,所以如果
有所有周边的 Verilog/VHDL Model (可准确到 cycle accuracy)的话,其实
也可以跑 Verilog/VHDL 模拟。例如 ARM 就有提供这样的 Verilog/VHDL
model 供 Verification。只是最後通常还是会用 FPGA 做 integration
测试。
总之,你一开始问的问题就太大了。
怎麽验证电路功能,确保电路 OK,要看你要作什麽,才有处里的方法。
--
我是.......
可爱的哲哲喔...
※ 来源:‧四百年来第一靠边站 culture.twbbs.org‧[FROM: royals]
1F:推 tkhan:真高手.. 08/07 10:12