作者Rigid (阳光下的奇蹟)
站内Electronics
标题Re: [请益] 请教关於完全空乏区!
时间Tue May 30 01:27:41 2006
※ 引述《cehobo (告别58)》之铭言：
: ※ 引述《bonjoviphy93 (ZZZZ......)》之铭言：
: : 不好意思小弟不才，想情问各位大大
: : 一般我们知道P N JUNCTION 接连时会产生"空乏区"
: : 当接上逆向偏压时空乏区会随着逆向偏压变大而增大
: : 这时候，如果将逆向偏压增加使空乏区变宽到整个
: : P , N type半导体都变成空乏区时，此时电容是最小
: : （因为C正比於 1/空乏区宽度），此时无论在增加逆
: : 向偏压空乏区也不会变宽，电容也变成一最小值理论
: : 上不会再改变。
: : 小弟的问题是：
: : 一、形成完全空乏有什麽优点（可以改善什麽特性），为什麽一般制作像SOI等元件时，
: : 都会提到完全空乏？
: 完全空乏时,可耐的电压相当的大...在mos元件中,其崩溃电压与空乏区的长度成正比
: : 二、请问杂质怎麽影响空乏区产生电容的？就我查到的是，杂质会造成晶格缺陷，进而使
: : 得载子运动受到干扰而减速，单是我不清处跟电容有什麽关连呢？
: : 拜托各位大大帮帮忙吧，找了几本半导体元件跟 电子学都找不到，求求大大们帮帮
: : 小弟吧 @_@"
那是mos中的punch-through吧？
breakdown voltage跟oxide的厚度与quality有关
(可以去查大施敏後面的附录）
跟depletion region无关
SOI的优点跟depletion region应该没有什麽关系
主要是SOI没有body effect
也比较没有substrate scattering
可以提升silicon的mobility
但是SOI比一般wafer贵很多 其实不大实用
建议把小施敏看完 你会懂得更多
有中译本
更猛一点的把大施敏看完
如果是SOI的部分 建议还是多看paper罗
--
这是赶流行~
http://www.wretch.cc/blog/lary
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.113.197.194
1F：→ gavinjoy:请问 什麽是大施敏 什麽是小施敏 05/30 02:22
2F：推 CharlesLin:SOI会有floating body effect的问题 05/31 02:38
3F：→ CharlesLin:另外一个很大的问题则是散热 05/31 02:40
4F：→ CharlesLin:因为oxide 的thermal conductivity太低 05/31 02:40
5F：→ CharlesLin:所以使用SOI反而会造成散热的问题 05/31 02:41
6F：→ CharlesLin:SOI的wafer单价高倒是其次的问题,因为跟整个制程所花的 05/31 02:43
7F：→ CharlesLin:成本比较起来,substrate wafer本身的价格反倒不是这麽ꤠ 05/31 02:43
8F：→ CharlesLin:明显 05/31 02:44