作者bonjoviphy93 (ZZZZ......)
看板Electronics
标题[请益] 请教关於完全空乏区!
时间Sun May 28 14:12:00 2006
不好意思小弟不才，想情问各位大大
一般我们知道P N JUNCTION 接连时会产生"空乏区"
当接上逆向偏压时空乏区会随着逆向偏压变大而增大
这时候，如果将逆向偏压增加使空乏区变宽到整个
P , N type半导体都变成空乏区时，此时电容是最小
（因为C正比於 1/空乏区宽度），此时无论在增加逆
向偏压空乏区也不会变宽，电容也变成一最小值理论
上不会再改变。
小弟的问题是：
一、形成完全空乏有什麽优点（可以改善什麽特性），为什麽一般制作像SOI等元件时，
都会提到完全空乏？
二、请问杂质怎麽影响空乏区产生电容的？就我查到的是，杂质会造成晶格缺陷，进而使
得载子运动受到干扰而减速，单是我不清处跟电容有什麽关连呢？
拜托各位大大帮帮忙吧，找了几本半导体元件跟 电子学都找不到，求求大大们帮帮
小弟吧 @_@"
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 61.59.76.86
1F：推 bobwang:杂质会影响空乏区的Dielectric constant,进而影响电容值 05/28 20:32
2F：推 bobwang:SOI制成的其中一个目的就是降低传统制成的寄生电容 05/28 20:50
3F：→ bobwang:让速度更快 降低功率消耗 05/28 20:54