==> [email protected] (漫天回忆舞秋风) 提到: : ※ 引述《[email protected] (窝耶)》之铭言： : > process(clk) : > begin : > if clk'event and clk='1' then : > D1<=D0;D0<=ext; : > output<=((D0 and D1) or output) and (D0 or D1); : > end if; : > end process; : > process(clk) : > begin : > if clk'event and clk='1' then : > D1<=D0;D0<=ext; : > pre_output<=output; : > end if; : > end process; : > output<=((D0 and D1) or pre_output) and (D0 or D1); : 建议你先了解什麽叫做 blocking 及 non-blocking : ^^^^^^^^^^^^^^^^^^^^^^^^^^ 这是啥呢 有啥资料或书可以参考阿 谢谢 懂了以後你就知道这两者之间有什麽差别了 : > process(clk) : > begin : > if clk'event and clk='1' then : > output<=A*B; : > end if; : > end process; : > 感觉乘法会花不少时间说 一个clock算的完吗????? : A 和 B 各几位元? clk 多快? 又, 你用哪个 FPGA? : ^^^^^^^^^^^^^^16bit 40Mhz Xlinx SPARTAN2 请问这些有差喔 我以为的乘法器是一直移位在加起来耶 感觉会大於一个clk 抱歉喔 我是新手拉 有错请多多订正我 还请高手推荐一些书给我增强一下 最好有一些例子的 有写演算法的更佳 应为感觉这不是普通再写程式一样 感觉要多了解一下实际硬体吧 我有读过数位逻辑 所以并不是只靠硬干程式 不过感觉还是很弱 麻烦各位罗 除了这个 logic 以外, 其余电路 fitting 出来 utilization 多少? ^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^ 不知道耶 不过因该不多 只是一些资料传递而已 没有运算了 -- ◎龙猫资讯天地(bbs.mgt.ncu.edu.tw) ◎[soonsin]From: 140.115.65.38