※ 引述《scisyhp (Breakin')》之铭言： : ※ 引述《fallenball (...)》之铭言： : : 我觉得你没有说很清楚耶 : : 两块是怎麽分的 你之前是说要做一个四个三排bread board的电路 : : 如果counter, flip-flop等都用logic gate去做 应该很好耗掉吧 : : 你懂我的意思吗？ : 嗯 我懂^^ : 可是教授说不能作太简单的= = : 我们这学期作过: : 1. 8-bit加法器(含负号)(全部都用logic gate) : 2. 四个七段显示器的学号显示(我们学号有7位 由左至右依序显示) : 3. 将学号显示改为跑马灯显示,要有四个空格及能够来回跑(手动&自动clock) : 4. 交换比较器(四输入四个值至四个七段显示器...然後由大到小排列) : 教授说期末Project要做大型的Orz : : 至於流程图 指的是ASM Chart吗？ : ^^^^^^^^^^ : 是这个没错! : 好像还需要Datapath图= = : : 逻辑设计有很多重要的图 : : 但不应该是流程图... : : 又或者指的是你设计思路的流程....? 跟我们学弟做得差不多 不过我们是教用CPLD写verilog做的 如果这些你都会了 那其实你自己想一个有趣的就好了 不然的话有一个也不错啦 "HDL Chip Design"里有Black Jack的设计 参考看看吧 --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 140.115.212.169