作者victoret (戏言~)
看板EE_DSnP
标题[问题] cirsim 和 FEC pair
时间Fri Jan 13 18:06:43 2012
在使用 ref 的时候
发现一个奇怪的地方...
举 sim01.aag 为例
一开始没有 cirsim 的时候，cirg 每一个 gate
Value 都是 0000_0000_0000_0000_0000_0000_0000_0000
这边 OK
但是假如现在自己写一个 simulation pattern
内容如下
001
就这样一个 case 而已
cirsim 之後
cirg 6 的 Value 变成 1111_1111_1111_1111_1111_1111_1111_1111
cirg 7 的 Value 变成 1111_1111_1111_1111_1111_1111_1111_1110
然後其他的 AIG（4、5、8） 都是 0000_0000_0000_0000_0000_0000_0000_0000
然後 FEC pairs 会是 4 5 !6 8
个人觉得这边怪怪的 @@
因为只有一个 sim pattern 的时候，其他的几项应该维持原来的 0...
（这个 case 就是前 31 个 Value）
而不是直接全部带进去算吧 @@（感觉起来与一开始还没 cirsim 时全部是 0 的概念有
冲突）
而且，假如只考虑这一个 pattern 的话...那 7 也应该是在 FEC pairs 里面
（毕竟这个 sim pattern 出来的结果是一样的...）
还请各位指点～谢谢！
--
理所当然的某项事物，却会以某天为区隔，从此变得不再理所当然。
恩田陆 夜间远足
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 123.192.136.173
1F：→ e124553423:parallel input然後没有去遮蔽後面造成的 01/13 18:09
2F：推 ric2k1:可以参考一下 3529 篇，基本上 input patterns 不足 32bits 01/13 18:10
3F：→ ric2k1:时 ref prog 会把剩下的 bits 放 0，然後一起 simulate, 01/13 18:11
4F：→ ric2k1:没有 mask. 01/13 18:11
5F：→ ric2k1:由於这点 (要不要 mask) 在 spec 并没有定义清楚，而我想 01/13 18:12
6F：→ ric2k1:在这个时候也不应该再做修正，折衷的办法就是我们届时 01/13 18:13
7F：→ ric2k1:-file 的测资 #patterns 会是 32 的倍数，而如果大家还没写 01/13 18:13
8F：→ ric2k1:CIRSim 的人，就按照 ref prog 的做法，把parallel pattern 01/13 18:14
9F：→ ric2k1:补 0's , 然後不用去 mask simulation 的 result, 这样就会 01/13 18:15
10F：→ ric2k1:一致了。 01/13 18:15
11F：→ victoret:喔喔原来如此！！！ 01/13 18:17
12F：→ victoret:之前看那一篇超长 + 还没开始写所以看不太懂ˊˋ 01/13 18:17
13F：→ victoret:sorry 问了一样的问题ˊˋ 01/13 18:17
14F：→ victoret:感谢教授 & 一楼强者！ 01/13 18:17
15F：→ victoret:QQ！突然发现要砍掉 sim 重练了 @@ 不是用 parallel... 01/13 18:22
16F：→ e124553423:不是用parallel也没关系，教授的测资会避免这样的情况 01/13 18:30
17F：→ victoret:可是效能...反正砍都砍了w 01/13 18:47
18F：推 ric2k1:不是用 parallel sim 在 FRAIG 这个问题上应会很吃亏... 01/13 19:08
19F：→ wmin0:突然想问一下64bit上cirg也只显示32笔sim的资料吗 01/13 20:02
20F：推 kickpp:楼上因为rnGen()是return int... 所以... 01/13 21:35
21F：推 wmin0:所以我在sim -r 的时候去random sizeof(size_t)/sizeof(int) 01/13 22:30
22F：→ wmin0:...@@" 01/13 22:31