作者ric2k1 (Ric)
看板EE_DSnP
标题Re: [问题] and gate
时间Fri Dec 24 11:39:44 2010
※ 引述《ckmarkoh (阿杰)》之铭言：
: and gate好像没有literal id
: 例如
: aag 3 2 0 1 1
: 2 input 0
: 4 input 1
: 7 output 0 !(!1 & !2)
: 6 3 5 AND gate 0 !1 & !2
: 则画出来的会是这样
: 1—o██◣
: 2—o███—o3
: ██◤
: 1,2,3分别是PI及PO的ID 而and gate就没有ID了...
: 那如果是用指令 fraig> cirg 有办法把AND GATE给印出来吗?
请参考一下 fraig 那份讲义的 p35:
PO gate 要在 AND gate 後面另外生一个独立的 gate 哦!
像这样:
1—o██◣3 ██
2—o███——██o3 (id = 4) // PO ID starts from (Max Var ID + 1)
██◤ ██
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.112.21.241
1F：→ ckmarkoh:了解 所以遇到这种情形就要更改PO的id? 12/24 13:00
2F：→ ckmarkoh:如果是按照顺序读取 会先把PO的literal ID存成3 12/24 13:02
3F：→ ckmarkoh:可是如果有另一个and gate是6 2 4 那它的ID要怎麽办? 12/24 13:04
4F：→ ckmarkoh:抱歉搞错了..PO应该只能有一个input 12/24 13:06