作者adsl15888 (去留)
看板hardware
標題[請益] CPU的倍頻有更好的解釋嗎？
時間Tue Dec 24 02:53:48 2019
最早沒有倍頻，也就是CPU外頻FSB就是CPU的速度，
這也就最好理解，
CPU跟記憶體頻率一樣，也就是每秒能處理多少HZ就是外頻，也就是CPU的能力，
但隨著各個零件的發展不一，
記憶體的頻率跟不上CPU，
所以出現了一個東西叫倍頻，
但倍頻到底要怎麼理解？
就像馬路，四線道就是每秒只能過四台車，
道路（FSB）就是這麼寬，每秒就是四台車，這就是最大的處理能力啊？
那倍頻到是怎麼樣的一個實際運用概念？
而且普遍的觀念也認為倍頻的參考價值很低，也就是以前很多高時脈的賽揚cpu評價低，
也就是CPU處理能力大於記憶體的FSB有什麼意義？
記憶體每秒能傳輸的就這麼多啊？ 所以單獨CPU處理變快所定義出來的倍頻
實際要怎麼運用？
我目前能想到的就是，
譬如FSB 200，
但我現在只有10單位需要送去CPU運算，
而運算出的結果有40個單位傳回ram
以往1倍頻下可能需要4秒才能10單位運算成40單位，
現在CPU有4倍頻，就能1秒就運算完成，
但這的前提是我要求的運算資料很少很少，小於記憶體的通道，
但實際大多數的情況是當我有運算需求時往往都是幾千幾萬個單位要求送入cpu計算，
所以倍頻的價值很低。
不知道是不是這樣解釋？
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 114.41.181.79 (臺灣)
※ 文章網址: https://webptt.com/m.aspx?n=bbs/hardware/M.1577127230.A.7DD.html
1F：→ HD4850: 觀念不太對 外頻都是100 12/24 12:21
2F：→ HD4850: ptt不給貼圖 自行去找晶片組方塊圖 圖很清潔 fsb過時了 12/24 12:24
3F：→ HD4850: 清楚 12/24 12:25
5F：→ atrix: cpu內部運算跟外部io的傳輸，是兩種可以拆開看的東西， 12/29 09:43
6F：→ atrix: 但是兩種電路是要傳資料必須互連的， 12/29 09:48
7F：→ atrix: 所以兩種電路上的頻率會互相掛勾， 12/29 09:48
8F：→ atrix: 可能是以前cpu頻率低，外部也能用相同頻率跑， 12/29 09:48
9F：→ atrix: 那直接用相同頻率，輕鬆又方便。 12/29 09:48
10F：→ atrix: (以下聽人說的，畢竟不是我設計) 12/29 09:52
11F：→ atrix: 跟資料量多少其實比較無關， 12/29 09:52
12F：→ atrix: 傳資料給cpu的同時，它也可以傳之前運算好的資料出來。 12/29 09:52
13F：→ atrix: 可能資料量少但運算時間要很久， 12/29 10:26
14F：→ Saren: 外部頻率餵給cpu後 再經由PLL去倍頻後就會產生內頻這樣 12/31 14:38
15F：→ Saren: 早期外頻還會同步餵給其它週邊 所以才會有那種說法 12/31 14:39